Chương 4 : THIẾT KẾ BỘ ĐIỀU KHIỂN PID
4.1. Thiết kế bộ điều khiển PID theo phương pháp ZieglerNichol 2:
Theo phương pháp Ziegler Nichol 2 (mục 2.4), tăng dần giá trị Kp và quan sát đáp ứng của hệ; đến khi đáp ứng của hệ đạt dao động như hình 4.2; khi đó Kgh=2.45, chu kì dao động của hệ là Tgh=1s.
Thời gian (giây)
C hu yể n vị ( µm )
x=0.51 x=1.51 Giá trị mong muốn
Giá trị thực tế
Tgh = 1s
Kgh =2.45
38
Theo cơng thức tính bộ điều khiển PID thoe Ziegler Nichol 2 (2.4), 2.5), (2.6) ta có
KP_ZN2 = 0.6Kgh = 0.6*2.45= 1.47
Ti = 0.5Tgh = 0.5*1 = 0.5 KI_ZN2 = KI_ZN2/Ti= 1.47/0.5 = 2.94
Td = 0.125Tgh = 0.125 *1 =0.125 KD_ZN2 = Td*K P_ZN2 = 0.125*1.47=0.18375
Áp dụng bộ điều khiển PID tìm được trên ta có đáp ứng của đối tượng điều khiển như hình 4.3 dưới:
Thời gian (giây)
C hu yể n vị ( µm )
Giá trị mong muốn Giá trị thực tế y=1.18
KP_ZN2 =1.47 KI_ZN2 = 2.94 KD_ZN2 = 0.18375
Hình 4.3: Đáp ứng chuyển vị bàn dao với bộ PID từ phương pháp Ziegler- Nichol 2
Nhận xét: Dựa vào biều đồ Hình thấy rằng bộ điều khiển PID từ thuật toán Ziegler Nichol 2 đáp ứng được yêu cầu chuyển vị độ phân giải 1um, nhưng thời gian xác lập quá lớn 10s, giai đoạn đáp ứng đầu có dao động.
39
4.2. Thiết kế bộ điều khiển PID bằng thuật tốn tối ưu hóa GA
Để nâng cao chất lượng điều khiển, thuật tốn GA được sử dụng để tìm bộ PID tối ưu [KP_opt, KI_opt, KD_opt] với giải thiết rằng bộ PID này sẽ nằm quanh giá trị bộ điều khiển PID đã tìm được từ phương pháp Ziegler Nichol 2 [KP_ZN2, KI_ZN2, KD_ZN2]
Quy trình thiết kế bộ điều khiển PID và thực nghiệm trên mơ hình thể hiện Hình 4.5. Đầu tiên, sẽ thực hiện chạy thuật tốn GA tìm bộ điều khiển PID tối ưu tren máy tính bằng phần mềm Matlab, sau đó áp dụng trên mơ hình thực nghiệm. Thuật tốn GA sẽ tạo ra các bộ PID [KP_x, KI_x, Kd_x] thông qua lai ghép, chọn lọc, đột biến, áp dụng các bộ PID lên mơ hình tốn hệ thống (4.4), dựa trên hàm mục tiêu chương trình chọn được bộ PID tối ưu nhất [KP_opt, KI_opt, Kd_opt]. Bộ điều khiển PID tối ưu này sẽ được áp dụng trên mơ hình thật, như vậy sẽ giảm thời gian, cơng sức dị tìm thơng số bộ trên mơ hình thật PID.
Trong luận văn này, người nghiên cứu sử dụng cơng cụ tối ưu hóa GA được hỗ trợ bởi phần mềm Matlab 2014 để tìm các giá trị tối ưu của bộ điều khiển PID [KP_opt, KI_opt, Kd_opt] để thỏa mãn các hàm mục tiêu (4.4), (4.5), (4.6). Giải thuật GA được sử dụng có các tham số như sau: Số thế hệ 5, kích thước quần thể 300, tần suất lai ghép 0.8, xác xuất đột biến 0.1.
40
Khởi tạo quần thể ngẫu nhiên
ban đầu với cá thể là bộ thông số [Kp_ZN2, KI_ZN2, KD_ZN2]
Bắt đầu
Mô phỏng đáp ứng sai số chuyển vị của
bàn dao e(t)
Hội tụ?
Lựa chọn giải pháp tốt nhất
[Kp_opt, KI_opt, KD_opt]
Chọn lọc Lai tạo Đột biến Các thủ tục của GA Sản sinh thế hệ mới [Kp_x, KI_x, KD_x] Kết thúc Ước lượng giá trị
hàm mục tiêu
Đúng Sai
41
Khởi tạo các tham số
Thuật toán GA
Bộ điều khiển PID số Hàm mục tiêu
Cơ cấu bàn dao y(t)
r(t) e(t) u(t)
Kp_opt KI_opt KD_opt
ZOH u(k) e(k)
Hình 4.5: Lưu đồ điều khiển cơ cấu ăn dao dùng PID tạo ra từ giải thuật GA
Trong đó:
𝑌𝑜𝑢𝑡(𝑠): Chuyển vị thực tế bàn dao 𝑅(𝑠): Chuyển vị mong muốn
E(s) = 𝑅(𝑠)- 𝑌𝑜𝑢𝑡(𝑠): Sai số (4.3)
Uin(s): Ngõ ra bộ điều khiển PID
𝐺𝑃𝐼𝐷(𝑠): Hàm truyền bộ điều khiển PID theo công thức (2.2) 𝐺𝑠(𝑠): Hàm truyền mơ hình bàn dao theo cơng thức (3.9)
Với yêu cầu điều khiển chuyển vị cơ cấu bàn dao chính xác đến cỡ micron, người thực hiện đề tài đề xuất tìm bộ PID với hàm mục tiêu theo 3 phương án:
Tiêu chuẩn IAE (Integral of the Absolute Magnitude of the Error - tích phân trị tuyệt đối biên độ sai số)
min {𝐽1 = ∫ |𝑒(𝑡)|𝑑𝑡
∞ 0
} (4.4)
Theo tiêu chuẩn ITAE (Integral of Time multiplied by the Absolute Value of the Error- )
42
min {𝐽2 = ∫ 𝑡|𝑒(𝑡)|𝑑𝑡
∞ 0
} (4.5)
Tiêu chuẩn ISE (Integral of the Square of the Error – tích phân của bình phương sai số)
min {𝐽3 = ∫ 𝑒2(𝑡)𝑑𝑡
∞ 0
} (4.6)
Để giới hạn khơng gian tìm kiếm, giả thiết bộ thơng số PID tối ưu sẽ nằm quanh bộ thơng số tìm được bằng phương pháp Ziegler Nichol 2 [KP_ZN2, KI_ZN2, KD_ZN2], Theo tài liệu [8] người nghiên cứu đề xuất khơng gian tìm kiếm như sau:
α*KP_ZN2 < KP_ZN2< β* KP_ZN2 α*KI_ZN2 < KI_ZN2< β* KI_ZN2 α*KD_ZN2 < KD_ZN2< β* KD_ZN2
α, và β được chọn sao cho khơng gian tìm kiếm chứa được các giá trị của bộ điều khiển PID tối ưu. Theo đề xuất của người thực hiện đề tài, α=0.1 và β=10. Khi đó giới hạn dưới của vùng tìm kiếm là [0.147 0.294 0.018375], giới hạn trên của vùng tìm kiếm là [14.7 29.4 1.8375].
Bảng 4.1: Kết quả bộ điều khiển PID sau khi chạy chương trình tìm giá trị tối ưu bằng thuật toán GA
PID Ziegler Nichol 2
GA_IAE (J1) GA_ITAE (J2) GA_ISE (J3)
KP 1.47 0.4976 9.5540 1.4586
KI 2.94 23.6455 27.6672 23.3189
43
Thời gian (giây)
C h u yể n v ị ( µm ) PID(Zigler Nichol 2) PID(GA_IAE(J1)) PID(GA_ITAE(J2)) PID(GA_ISE(J3)) Giá trị mong muốn
Hình 4.6: Đáp ứng hàm nấc với 4 bộ PID
Thời gian (giây)
Ch u yể n v ị ( µm ) PID(Zigler Nichol 2) PID(GA_IAE(J1)) PID(GA_ITAE(J2)) PID(GA_ISE(J3)) Giá trị mong muốn
44
Bảng 4.2: Bảng so sánh chỉ tiêu chất lượng của các bộ điều khiển
PID PIDZiegler Nichol
2 PIDGA_IAE(J1) PIDGA_ITAE(J2) PIDGA_ISE(J3)
Độ vọt lố (%) 20 1 14 2
Thời gian xác lập (s) 7.64 0.351 1.47 3.56
Thời gian tăng (s) 0.346 0.113 0.078 0.104
Hình 4.6 và Hình 4.7 thể hiện đáp ứng hệ thống với đầu vào là hàm nấc đơn vị tương ứng với 4 bộ điều khiển PID xác định bởi các thông số bảng 4.1.
Từ kết quả Hình 4.6, Hình 4.7 ta thấy các bộ PID tối ưu hóa bằng thuật tốn GA cho đáp ứng hệ thống đều tốt hơn so với bộ PID được xác định bằng phương pháp Ziegler Nichol 2, cả 3 bộ điều khiển PIDGA_IAE(J1), PIDGA_ITAE(J2), PIDGA_ISE(J3) đều cho sai số xác lập rất nhỏ.
Dựa vào Bảng 4.2 có thể thấy đối với các bộ PID tối ưu hóa bằng GA thời gian xác lập và thời gian lên được rút ngắn, độ vọt lố được giảm đáng kể.
Trong đó:
Bộ điều khiển PIDGA_IAE(J1) cho kết quả đáp ứng có độ vọt lố nhỏ nhất (1um) và thời gian xác lập nhanh nhất (0.351).
Bộ điều khiển PIDGA_ITAE(J2) làm cho thời gian tăng nhanh nhất (0.078s) nhưng cũng tạo ra độ vọt lố lớn nhất (14%).
Bộ điều khiển PIDGA_ISE(J3) tạo ra vọt lố tương đối nhỏ (2%) nhưng tạo ra dao động (Hình 4.7) và thời gian xác lập (3.56s) lâu hơn các bộ điều khiển còn lại. Dựa trên các nhận xét trên, kết luận rằng bộ điều khiển tối ưu hóa bẳng giải thuật GA dựa trên hàm mục tiêu IAE (KP=0.4976; KI=23.6455; KD=1.8018) là tốt nhất và sẽ áp dụng trên thực nghiệm trên mơ hình thơng qua chương trình điều khiển chạy trên board STM32F407 DISCOVERY (mục 5.4.2).
45
Chương 5: THỰC NGHIỆM 5.1. Khảo sát chuyển vị của Piezo khi không tải 5.1. Khảo sát chuyển vị của Piezo khi không tải
Sau khi nghiên cứu tài liệu về nguyên lý hoạt động cơ chấp hành PZT, người nghiên cứu nhận thấy vấn đề khó nhất đối với chuyển vị cơ cấu chấp hành PZT là đặc tính trễ phi tuyến (Hysteresis), đặc tính này khiến cho khi điều khiển vịng hở, với cùng 1 điện áp cấp có thể có 2 đáp ứng chuyển vị khác nhau tùy vào chiều của chuyển vị. Cần thực nghiệm để kiểm chứng đặc tính trễ phi tuyến này đồng thời xác nhận lại các thông số của cơ cấu chấp hành như chuyển vị lớn nhất,…
Thí nghiệm được bố trí như hình 4.1, một đầu cơ cấu chấp hành PZT được tựa vào khối chữ L, khối chữ L này sẽ cố định vào mặt bàn thí nghiệm. Cơ cấu chấp hành được đặt giữa 2 khối V trong đó có 1 khối V cố định với mặt bàn, còn khối V còn lại sẽ kẹp cơ cấu chấp hành PZT. Đầu dò cảm biến GT2 –H12K tiếp xúc với đầu chuyển vị của cơ cấu chấp hành PZT. Cảm biến chuyển vị GT2-H12K cũng được cố định vào khối chữ L, có khả năng điều chỉnh theo 3 chiều nhằm dễ điều chỉnh.
46 Cảm biến đo vị trí Cơ cấu chấp hành áp điện Piezo Driver điều khiển vị trí Piezo (vịng hở) u(V) 0÷75 y1(àm)0ữ138 Biến trở Bộ chuyển đổi Màn hình hiển thị trên bộ chuyển đổi
Hình 5.2: Sơ đồ khối thí nghiệm khảo sát chuyển vị Piezo khi khơng tải
Hình 4.2 trên thể hiện quy trình thu thập dữ liệu rời rạc với hai thơng số là điện áp ngõ ra của bộ khuếch đại và đáp ứng vị trí của cơ cấu chấp hành PZT.
Dùng tay chỉnh biến trở trên bộ khuếch đại từ 075V, sau đó chỉnh từ 750V mỗi mẫu cách nhau 1V, quan sát đáp ứng vị trí hiển thị lên màn hình của bộ chuyển đổi, ghi chép lại thông số điện áp và đáp ứng vị trí hiển thị lên màn hình.
Hình 5.3: Đồ thị đáp ứng chuyển vị của Piezo khi không tải
Từ biểu đồ Hình 4.3 nhận thấy: khi điện áp tăng 075V đáp ứng là đường khác so với đường đặc tuyến khi điện áp cung cấp giảm 750V. Thí nghiệm này cho thấy đáp ứng vị trí của cơ cấu chấp hành Piezo bị hiện tượng trễ phi tuyến
47
(hysteresis), hệ quả lớn nhất là tại cùng 1 điện áp cấp tại 2 thời điểm khác nhau sẽ có 2 đáp ứng vị trí khác nhau.
Đáp ứng vị trí lớn nhất là 110um, khi điện áp cấp là 75V.
5.2. Khảo sát chuyển vị piezo khi kết nối cơ cấu mềm
Hình 5.4: Bố trí thí nghiệm
Đầu dị cảm biến được đặt vị vị trí đo chuyển vị của có cấu chấp hành Piezo, mục đích của thí nghiệm nhằm khảo sát đặc tuyến chuyển vị, và chuyển vị lớn nhất của cơ cấu chấp hành áp điện Piezo khi nối với với cơ cấu đàn hồi\mềm. Điều này hỗ trợ lớn để sử dụng thiết kế các bộ lọc của bộ điều khiển.
48 Cảm biến đo vị trí Cơ cấu chấp hành áp điện Piezo Driver điều khiển vị trí Piezo (vịng hở) u(V) 0ữ76 y1(àm)0÷50 Biến trở Bộ chuyển đổi Màn hình hiển thị trên bộ chuyển đổi Cơ cấu đàn hồi
Hình 5.5: Sơ đồ khối thí nghiệm khảo sát chuyển vị piezo khi kết nối cơ cấu mềm
Hình 5.6: Biểu đồ khảo sát đáp ứng vị trí của cơ cấu chấp hành áp điện piezo khi nối với cơ cấu mềm.
Biều đồ Hình 4.6 cho thấy, đặc tính Hysteresis của cơ cấu chấp hành Piezo vẫn tồn tại khi đã được gắn vào cơ cấu đàn hồi/mềm nhưng đáp ứng chuyển vị là đường khác so với khi khơng có tải, chuyển vị lớn nhất khi điện áp 75V được cung cấp là 48.1um nhỏ hơn so với khi chạy không tải.
49
5.3. Khảo sát chuyển vị của bàn dao
Hình 5.7: Thí nghiệm khảo sát chuyển vị của bàn dao
Cảm biến đo vị trí Cơ cấu chấp hành áp điện Piezo Driver điều khiển vị trí Piezo (vịng hở) u(V) 0÷75 y2(àm) 0ữ138 Biến trở Bộ chuyển đổi Màn hình hiển thị trên bộ chuyển đổi Cơ cấu đàn hồi
Hình 5.8: Sơ đồ khối thí nghiệm khảo sát chuyển vị bàn dao
Trong thí nghiệm này, đầu dị cảm biến được bố trí ở vị trí bàn dao như khi ta áp dụng bộ điều khiển vịng kín, mục đích thí nghiệm là xác định đặc tuyến chuyển vị của bàn dao và chuyển vị lớn nhất.
50
Cách thực hiện giống như 2 thí nghiệm trên, chỉnh biến trở tăng mỗi lần 1 đơn vị từ 0-75V và giảm mỗi lần 1 đơn vị từ 75-0V, đồng thời ghi chép lại thông số chuyển vị tương ứng hiển thị trên màn hình bộ chuyển đổi.
51
Hình 5.10: Biểu đồ mối quan hệ tuyến tính giữa chuyển vị ngõ vào và chuyển vị ngõ ra của cơ cấu chấp hành áp điện Piezo
Hình 4.9 cho thấy chuyển động của bàn dao khi lấy nguồn chuyển vị từ cơ cấu chấp hành Piezo cho đặc tuyến trễ phi tuyến theo thời gian. Đáp ứng chuyển vị lớn nhất của bàn dao 138um.
Hình 4.10 đáp ứng chuyển vị ngõ vào và ngõ ra cơ cấu mềm tuyến tính với nhau. Hệ số tuyến tính K≈2.8.
Điều này cho thấy hiện tượng trễ phi tuyến như đồ thị Hình 4.9 do chuyển động của cơ cáu chấp hành piezo tạo ra
52
5.4. Điều khiển mơ hình bàn dao bằng thuật tốn PID
5.4.1. Mơ hình điều khiển và thu tập dữ liệu
Bộ PID số DAC ADC STM32F407DISCOVERY ` ` Setpoint 0-140(um) Giao tiếp UART
Driver điều khiển cơ cấu chấp hành piezo
Cảm biến vị trí
Bàn dao Hyper
Terminal
Hình 5.11: Sơ đồ khối mơ hình điều khiển vịng kín dùng thuật tốn PID
Cách thực hiện thí nghiệm như sau:
Lập trình chương trình điều khiển và thu thập dữ liệu trên Matlab Simulink sử dụng thư viện Waijung Blockset (Hình 4.12), nhúng chương trình vào mạch STM32F407DISCOVERY [23], [24].
53
Hình 5.12: Chương trình Matlab simulink nhúng vào mạch STM32F4 Discovery
Sử dụng phần mềm Hyper Terminal [27] trên máy tính để nhận dữ liệu chuyển vị mạch STM32F407DISSCOVERY gửi về lưu vào tập tin.
54
5.4.2. Thực nghiệm bộ điều khiển PID từ thuật toán GA
Thời gian (giây)
C h u yể n v ị ( µm ) Thực nghiệm mơ hình Giá trị mong muốn x=0.54
Hình 5.13: Đáp ứng chuyển vị mơ hình bàn dao với bộ điều khiển PID tối ưu bằng thuật toán GA
Bộ điều khiển PID KP=0.4976; KI=23.6455; KD=1.8018 do thuật toán GA tối ưu được áp dụng lên chương trình điều khiển cơ cấu chấp hành Piezo chạy trên Board STM32F407 Discovery.
Đáp ứng của bộ điều khiển tối ưu bằng GA trên mơ hình thực nghiệm thể hiện hình 5.13 khơng có vọt lố, thời gian lên ngắn 0.04 giây, thời gian xác lập nhỏ khoảng 0.54 giây, sai số xác lập không đáp kể.
So sánh đáp ứng của cùng một bộ PID tối ưu áp dụng trên mơ hình tốn và mơ hình thực nghiệm thể hiện hình 5.14, có thể thấy đáp ứng chuyển vị của đối tượng trên mơ hình tốn và mơ hình thực nghiệm tương đối giống nhau và cho chất lượng điều khiển rất tốt.
55
Thực nghiệm mơ hình Mơ hình tốn Giá trị mong muốn
Thời gian (giây)
C h u yể n v ị ( µm )
Hình 5.14: Biểu đồ đáp ứng chuyển vị bàn dao mơ hình thực nghiệm và mơ hình tốn với bộ điều khiển PID tối ứu hóa GA
Bộ điều khiển PID được tối ưu hóa bằng GA cho đáp ứng chuyển vị bàn dao trên mơ hình thực nghiệm đạt u cầu chuyển vị độ phân giải micron khi áp dụng lên mơ hình thật.
Theo biểu đồ 5.14 đường đáp ứng thực nghiệm và đường đáp ứng của mơ hình thuật tốn khơng trùng nhau ở giao đoạn đầu từ 0-0.7s vì trong mơ hình thuật tốn tác giả khơng đưa khâu trễ phi tuyến vào mơ hình tốn hệ thống vì mơ hình tốn khâu trễ này rất khó khăn.
Như vậy thuật toán GA đã giúp ta hiệu chỉnh lại bộ điều khiển PID tìm được từ phương pháp Ziegler Nichol 2 thỏa mãn các hàm mục tiêu. Bộ điều khiển PID là sự kết hợp 3 thông số KP, KI, KD là số dạng thập phân, nên khơng gian tìm kiếm là rất lớn, nếu khơng có thuật tốn GA thì việc tìm ra bộ điều khiển PID tối ưu mất rất nhiều công sức và thời gian.
56
Chương 6: KẾT QUẢ VÀ HƯỚNG NGHIÊN CỨU
Kết quả dưới đây:
Xây dựng được mơ hình bàn dao phụ máy tiện dùng để thực nghiệm bộ điều khiển.
Khảo sát được các đặc tính chuyển vị của cơ cấu áp điện piezo, của mơ hình bàn dao phụ.
Thiết kế được bộ điều khiển PID tối ưu bằng giải thuật GA để điều khiển đối tượng là mơ hình bàn dao phụ máy tiện.
Điều khiển được mơ hình thực nghiệm bàn dao chuyển vị cỡ micron với đáp ứng tốt nhất sử dụng thuật toán PID tối ưu từ GA.
Những điểm hạn chế cần khắc phục của đề tài: Sử dụng cảm biến có tần số hoạt động cao hơn cỡ 10kHz.
Các mạch chuyển đổi, khuếch đại tín hiệu, bộ ADC, DAC sử dụng thiết bị chuyên dùng để hạn chế sai số.
Hướng nghiên cứu:
Tìm bộ điều khiển PID bằng các phương pháp khác như PSO, Fuzzy logic,