44
Bảng 4.2: Bảng so sánh chỉ tiêu chất lượng của các bộ điều khiển
PID PIDZiegler Nichol
2 PIDGA_IAE(J1) PIDGA_ITAE(J2) PIDGA_ISE(J3)
Độ vọt lố (%) 20 1 14 2
Thời gian xác lập (s) 7.64 0.351 1.47 3.56
Thời gian tăng (s) 0.346 0.113 0.078 0.104
Hình 4.6 và Hình 4.7 thể hiện đáp ứng hệ thống với đầu vào là hàm nấc đơn vị tương ứng với 4 bộ điều khiển PID xác định bởi các thông số bảng 4.1.
Từ kết quả Hình 4.6, Hình 4.7 ta thấy các bộ PID tối ưu hóa bằng thuật tốn GA cho đáp ứng hệ thống đều tốt hơn so với bộ PID được xác định bằng phương pháp Ziegler Nichol 2, cả 3 bộ điều khiển PIDGA_IAE(J1), PIDGA_ITAE(J2), PIDGA_ISE(J3) đều cho sai số xác lập rất nhỏ.
Dựa vào Bảng 4.2 có thể thấy đối với các bộ PID tối ưu hóa bằng GA thời gian xác lập và thời gian lên được rút ngắn, độ vọt lố được giảm đáng kể.
Trong đó:
Bộ điều khiển PIDGA_IAE(J1) cho kết quả đáp ứng có độ vọt lố nhỏ nhất (1um) và thời gian xác lập nhanh nhất (0.351).
Bộ điều khiển PIDGA_ITAE(J2) làm cho thời gian tăng nhanh nhất (0.078s) nhưng cũng tạo ra độ vọt lố lớn nhất (14%).
Bộ điều khiển PIDGA_ISE(J3) tạo ra vọt lố tương đối nhỏ (2%) nhưng tạo ra dao động (Hình 4.7) và thời gian xác lập (3.56s) lâu hơn các bộ điều khiển còn lại. Dựa trên các nhận xét trên, kết luận rằng bộ điều khiển tối ưu hóa bẳng giải thuật GA dựa trên hàm mục tiêu IAE (KP=0.4976; KI=23.6455; KD=1.8018) là tốt nhất và sẽ áp dụng trên thực nghiệm trên mơ hình thơng qua chương trình điều khiển chạy trên board STM32F407 DISCOVERY (mục 5.4.2).
45
Chương 5: THỰC NGHIỆM 5.1. Khảo sát chuyển vị của Piezo khi không tải 5.1. Khảo sát chuyển vị của Piezo khi không tải
Sau khi nghiên cứu tài liệu về nguyên lý hoạt động cơ chấp hành PZT, người nghiên cứu nhận thấy vấn đề khó nhất đối với chuyển vị cơ cấu chấp hành PZT là đặc tính trễ phi tuyến (Hysteresis), đặc tính này khiến cho khi điều khiển vịng hở, với cùng 1 điện áp cấp có thể có 2 đáp ứng chuyển vị khác nhau tùy vào chiều của chuyển vị. Cần thực nghiệm để kiểm chứng đặc tính trễ phi tuyến này đồng thời xác nhận lại các thông số của cơ cấu chấp hành như chuyển vị lớn nhất,…
Thí nghiệm được bố trí như hình 4.1, một đầu cơ cấu chấp hành PZT được tựa vào khối chữ L, khối chữ L này sẽ cố định vào mặt bàn thí nghiệm. Cơ cấu chấp hành được đặt giữa 2 khối V trong đó có 1 khối V cố định với mặt bàn, còn khối V còn lại sẽ kẹp cơ cấu chấp hành PZT. Đầu dò cảm biến GT2 –H12K tiếp xúc với đầu chuyển vị của cơ cấu chấp hành PZT. Cảm biến chuyển vị GT2-H12K cũng được cố định vào khối chữ L, có khả năng điều chỉnh theo 3 chiều nhằm dễ điều chỉnh.