Thiết kế bộ lọc CIC

Hình 2.30: Mô phỏng đặc tuyến bộ lọc CIC

- Chỉ tiêu kỹ thuật: Tần số lấy mẫu âm tần được chọn là 24 kHz và tần số lấy mẫu trung tần là 150 MHz, để hệ thống hoạt động đồng bộ cần có sự chuyển đổi từ tần số lấy mẫu 24 KHz lên tần số 150 MHz (6250 lần) đối với phần phát và chuyển từ 150 MHz xuống 24 KHz đối với phần thu. Thực hiện quá trình bằng bộ lọc CIC với các tham số được xác định như sau:

+ Số trạng thái N (số khâu tích phân và số khâu răng lược) = 3; + Hệ số thay đổi mẫu R = 6250;

+ Khâu giữ chậm vi phân M = 1;

44

Hình 2.31: Mô phỏng đáp ứng pha của bộ lọc CIC

- Phần cứng thực hiện: IC FPGA bảng mạch phần cứng đã được thiết kế - Mô phỏng và thiết kế phần mềm:

+ Đặc tuyến và đáp ứng pha của bộ lọc CIC. + Tính toán số bit đầu ra của bộ lọc CIC:

CIC tăng mẫu:B

CIC giảm mẫu: BmaxN log2RMB3log2 6250 16

54 + Các thành phần vào/ra của mô đun phần mềm lọc CIC:

- Kết quả thực nghiệm: Mã chương trình thiết kế được biên dịch, nạp vào bảng mạch phần cứng, cấp nguồn và dùng các máy hiện sóng đo tín hiệu đầu ra. Sơ đồ và kết quả như sau:

Hình 2.32: Sơ đồ thực hiện kiểm tra bộ lọc CIC

45

Hình 2.33: Tín hiệu trước và sau khi qua bộ lọc CIC tăng mẫu

Hình 2.34: Tín hiệu trước và sau khi qua bộ lọc CIC giảm mẫu - Nhận xét:

+ Đặc tuyến chọn lọc thấp tần của CIC cao; + Hệ số khuếch đại lớn;

+ Không gây méo dạng tín hiệu; + Đáp ứng pha của bộ lọc tuyến tính.