6. Cấu trúc của luận án
3.1.1.3.Kiến trúc chip đa xử lý, đa luồng là mạng xếp hàng đóng đa lớp
Với quan hệ (3.6) có thể dễ dàng nhận thấy rằng: trường hợp các tốc độ phục
vụ là hằng số thì đẳng thức (3.12) là trường hợp riêng của đẳng thức (3.14).
Tính các xác suất trạng tháitheo phương pháp Gordon-Newell
Tính các xác suất trạng thái theo phương pháp Gordon-Newell có thể thực
hiện theo 4 bước:
Bước 1:Tính các số cuộc trung bình đến tất cả các nút i = 1, 2,..., Kcủa mạng xếp hàng đóng theo công thức (3.4).
Bước 2:Đối với tất cả các nút i = 1, 2,..., K, tính các hàm Fi(ni) theo công thức
(3.14).
Bước 3: Tính hằng số bình thường hóa G(N) theo công thức (3.11).
Bước 4: Tính các xác suất trạng thái của mạng theo công thức (3.10).
3.1.1.3. Kiến trúc chip đa xử lý, đa luồng là mạng xếp hàng đóng đa lớp có
dạng tích các xác suất (MCPFQN)
Một CMP đa luồngđược coi là một hệ thống mạng xếp hàng đa lớp công việc.
Các công việc trong mạng đa lớp được coi là song song mức lệnh (ILP) hay song
song mức luồng (TLP), mỗi lệnh hay mỗi luồng lệnh có đặc điểm riêng được coi là một lớp. CMP đa luồng chỉ xử lý một số luồng hay một số lệnh cốđịnh (không thêm vào, không bớtđi) nên được mô hình hóa bằng mạng xếp hàng đóng. Vì các luồng có thể khác nhau về thời gian phục vụ (dođộ dài luồng, tính chất các lệnh và dữ liệu của luồng) nên mạngxếp hàng đóngđược gọi là mạngxếp hàng đóng đa
lớp. Trong CMP đa luồng các lệnh hay luồng lệnh có cùng thời gian phục vụ, cùng tính chất thuộc vào một lớp.
Kiến trúc CMP đa luồng là một hệ thống đóng tìm được nghiệm của các đẳng
thức cân bằng toàn cục, nghiệm này có dạng tích các xác suất.
Do đó, kiến trúc CMP đa luồng được mô hình hóa bằng một mạng xếp hàng đóng đa lớp có dạng tích các xác suất (MCPFQN).