6. Cấu trúc của luận án
2.2.1.5. Trượt cache cục bộ và toàn cục
Trong hệ thống có nhiều cấp cache cần phải xác định tỷ số trượt cache cục bộ
và tỷ số trượt cache toàn cục.
2.2.1.6. Trì hoãn truy nhập bộ nhớ
Thời gian trung bình truy nhập bộ nhớ (AMAT), được tính bằng số chu kỳ đồng hồ cần thiết để hoàn thành yêu cầu truy nhập bộ nhớ của CPU (tính từ khi
Thời gian để truyền khối cache = Kích thước khối cache
Tốc độ truyền dữ liệu qua bus bộ nhớ (2.12)
Tỷ số trượt cục bộ = Số lần trượt trong cache cục bộ Số lần truy nhập bộ nhớ đến cache cục bộ
(2.16)
Tỷ số trượt toàn cục = Số lần trượt trong cache cục bộ Tổng số lần truy nhập bộ nhớ từ CPU
CPU bắt đầu đưa ra địa chỉ bộ nhớ cho đến khi CPU nhận được nội dung yêu cầu từ
bộ nhớ hoặc bộ nhớ đã được ghi). Lý tưởng, AMAT = 1 chu kỳ, điều này có nghĩa
là không có thời gian trì hoãn (hay chờ đợi) khi truy nhập bộ nhớ.
Số chu kỳ đồng hồ trì hoãn truy nhập bộ nhớ mà CPU phải thực hiện cho
một truy nhập bộ nhớ (MSPMA) được xác định bằng:
MSPMA = AMAT – 1 (2.18)
Số chu kỳ đồng hồ trì hoãn truy nhập bộ nhớ mà CPU thực hiện cho một
lệnh (MSPI) được xác định bằng:
MSPI = MSPMA × MAPI (2.19)
Số chu kỳ đồng hồ trì hoãn truy nhập bộ nhớ mà CPU thực hiện cho một
lệnh được xác định bằng:
- Đối với một cấp cache (L1):
L1
MSPI = MAPI × L1 miss rate ×L1 miss penalty (2.20a)
hay
L1
L1
MSPI = (AMAT - L1 hit time) ×MAPI (2.20b)
- Đối với hai cấp cache (L1, L2):
MSPIL1L2 = MAPI × L1 miss rate ×(L2 hit time
+ L2 miss rate × L2 miss penalty) (2.21a)
hay
L1L2
L1L2
MSPI = (AMAT - L1 hit time) ×MAPI (2.21b)
- Đối với ba cấp cache (L1, L2, L3):
MSPIL1L2L3 = MAPI × L1 miss rate × (L2 hit time + L2 miss rate
× (L3 hit time + L3 miss rate × L3 miss penalty) (2.22a)
hay
L1L2L3
L1L2L3
MSPI = (AMAT - L1 hit time) × MAPI (2.22b)
Cho rằng, trong trường hợp lý tưởng CPI = 1 chu kỳ, thì:
Hiệu năng của hệ thống 2 cấp cache so với 3 cấp cache là :
L1L2 L1L2L3