a) Sơ đồ mạch b) Dạng sóng Hình 5.9: Mạch tạo sườn xuống
5.2. Flip-Flop J-K Mục tiêu:
Mục tiêu:
- Mô tả được ký hiệu, bảng chân lí của Flip - Flop J-K FF JK được tạo ra từ FF RS theo sơ đồ như (Hình 5.12a).
Bảng chân lí 5.1 (Để đơn giản, ta bỏ qua các ngõ vào Pr và Cl)
Bảng 5.2
Bảng 5.2 là bảng rút gọn, suy ra từ bảng 5.1 Kết quả từ bảng 5.2 cho thấy:
FF JK để thoát khỏi trạng thái cấm thay vào đó là trạng thái đảo (khi J=K=1 th Q+=Q). Người ta lợi dụng trạng thái đảo này để thiết kế mạch đếm
Trong đó:
- J, K là các ngõ vào dữ liệu. - Q, Q là các ngõ ra.
- Ck là tín hiệu xung đồng bộ.
Hình 5.13: JK FF
Gọi Jn , Kn là trạng thái ngõ vào DATA của J,K ở xung Ck thứ n. Gọi Qn, Qn+1 là trạng thái ngõ ra Q ở xung Ck thứ n và thứ (n+1). Lúc đó ta có bảng trạng thái mô tả hoạt động của JKFF:
Phương trình logic của JKFF:
Từ bảng trạng thái ⇒ JKFF khắc phục được trạng thái cấm của RSFF.
Từ bảng khai triển trên ta xây dựng được bảng đầu vào kích cho JKFF như sau:
Đồ thị thời gian dạng sóng của JKFF:
Hình 5.14: Đồ thị thời gian dạng sóng JK FF
Nhận xét: JKFF là mạch điện có chức năng thiết lập trạng thái 0, trạng thái 1, chuyển đổi trạng thái và duy trì trạng thái căn cứ vào các tín hiệu đầu vào J, K và xung nhịp đồng bộ Ck. Như vậy có thể nói JKFF là một FF rất vạn năng.
Trong thực tế, chúng ta có thể dùng JKFF để thực hiện chức năng của các FF khác: JKFF thay thế cho RSFF, JKFF thực hiện chức năng của TFF và DFF, các sơ đồ thực hiện được trình bày trên hình 5.15: