- Ngõ vào dữ liệu nối tiếp.
7.2.3 Thanh ghi vào song song ra song song
Nhập dữ liệu vào FF bằng chân Preset (Pr): (xem hình 7.13)
Hình 7.13: Sơ đồ nhập dữ liệu vào FF bằng chân Preset
- Khi Load = 0 : Cổng NAND 3 và 2 khóa → ngõ vào Pr = Clr = 1 → FF tự do
⇒ dữ liệu A không nhập vào được FF.
- Khi Load = 1 : Cổng NAND 2 và 3 mở. Lúc đó ta có: Pr = A, Clr = A. Nếu A = 0 → Pr = 1, Clr = 0 ⇒ Q = A = 0.
Nếu A = 1 → Pr = 0, Clr = 1 ⇒ Q = A = 1.
Vậy Q = A ⇒ dữ liệu A được nhập vào FF.
Tuy nhiên, cách này phải dùng nhiều cổng logic không kinh tế và phải dùng chân Clr là chân xóa nên phải thiết kế đồng bộ.
Để khắc phục những nhược điểm đó ta dùng mạch như trên hình 7.14:
- Chân Clr để trống tương đương với mức logic 1.
- Khi Load = 0 : cổng NAND khóa → Pr = Clr =1 → FF tự do. Dữ liệu không được nhập vào FF.
- Khi Load = 1 : cổng NAND mở → Pr = A. Giả sử ban đầu : Q = 0.
Nếu A = 0 → Pr = 1, Clr = 1 ⇒ Q = Q0 = 0. Nếu A = 1 → Pr = 0, Clr = 1 ⇒ Q = 1.
Vậy Q = A ⇒ Dữ liệu A được nhập vào FF.
Chú ý: Phương pháp này đòi hỏi trước khi nhập phải xóa FF về 0.
Ví dụ: Xét một thanh 4 bit có khả năng dời phải (Hình 7.15).
Hình 7.15: Thanh ghi dịch phải
Trong đó:
- DSR (Data Shift Right): Ngõ vào Data nối tiếp (ngõ vào dịch phải). - Q1, Q2,Q3, Q4 : các ngõ ra song song.
Để giải thích hoạt động của mạch, ta dựa vào bảng trạng thái của DFF.
Giả sử ban đầu : Ngõ vào nhập Load = 1 → A, B, C, D được nhập vào thanh ghi dịch → Q1 = A, Q2 = B, Q3 = C, Q4 = D.
Hoạt động dịch phải của thanh ghi: - Xét FF1: D = DSR1, Q1 = A.
Nếu DSR1 = 0 → Q = 0 ; nếu DSR1 = 1 → Q = 1.
Kết luận: Sau một xung Ck tác động sườn xuống thì Q1 = DSR1. Lúc đó FF2, FF3,FF4 : Q2 = A, Q3 = B, Q4 = C.
Tức là sau khi Ck tác động sườn xuống thì nội dung trong thanh ghi được dời sang phải 1 bit. Sau 4 xung, dữ liệu trong thanh ghi được xuất ra ngoài và nội dung
DFF được thay thế bằng các dữ liệu từ ngõ vào DATA nối tiếp DSR1, DSR2,
DSR3, DSR4.
Ta có bảng trạng thái hoạt động của mạch:
Bảng 7.13
Trường hợp ngõ ra Q bằng ngõ vào dữ liệu nối tiếp DSR (hình 7.16).
Ta có bảng trạng thái hoạt động của mạch hình 7.17:
Bảng 7.14
Đây là mạch được ứng dụng nhiều trong thực tế.
CÂU HỎI VÀ BÀI TẬP
7.1. Trình bày mạch đếm
7.2. Khái niệm và phân loại thanh ghi
7.3. Dùng FF JK thiết kế mạch đếm 6, đồng bộ
7.4. Thiết kế mạch đếm 7 không đồng bộ, dùng FF JK có ngã vào xung đồng hồ tác động bởi cạnh lên của CK.
Bài 8
Bộ nhớ Giới thiệu:
Bộ nhớ là một thiết bị có khả năng lưu trữ thông tin (nhị phân). Muốn sử dụng bộ nhớ, trước tiên ta phải ghi dữ liệu và các thông tin cần thiết vào nó, sau đó lúc cần thiết phải gọi (lấy) được dữ liệu hoặc thông tin đã ghi trước đó ra sử dụng. Thủ tục ghi vào và đọc ra phải được kiểm soát chặt chẽ, tránh nhầm lẫn nhờ định vị chính xác tựng vị trí nhớ và nội dung của nó theo một mã địa chỉ duy nhất dễ tìm kiếm để người sử dụng biết rằng: vị trí nhớ xác định đó còn đang trống(chưa được sử dụng tới) trong thủ tục ghi vào và biết rằng dữ liệu thông tin cần tìm đang nằm ở đâu? vị trí nào? Khi làm thủ tục lấy ra(đọc)
Mục tiêu:
- Trình bày được cấu trúc, hoạt động, phân loại và phạm vi ứng dụng các bộ nhớ. - Rèn luyện tác phong làm việc nghiêm túc tỉ mỉ, cẩn thận, chính xác
Nội dung chính: 8.1. ROM
Mục tiêu :
- Trình bày được cấu trúc, hoạt động của ROM