Bài 7 THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN BẰNG ĐIỆN – THỦY LỰC
7.6. Thiết kế mạch điều khiển khí nén theo biểu đồ Karnaugh
Ví dụ quy trình làm việc của máy khoan gồm hai xylanh (hình 6.61): Khi đưa chi tiết vào xylanh A sẽ đi ra để kẹp chi tiết. Sau đó pittong B đi xuống khoan chi tiết. Sau khi khoan xong, pittong B lùi về. Khi xylanh B đã lùi về, thì xylanh A mói lùi về.
Hình 7.61. Quy trình cơng nghệ
*) Xác định biến:
Cơng tắc cuối hành trình của xylanh A ký hiệu là a0 và a1. Cơng tắc cuối
hành trình của xylanh B là b0 và b1. Cơng tắc hành trình sẽ tác động này sẽ tác động cho pittông đi ra và lùi về (hình 6.62).
+A và –A kí hiệu tín hiệu tín hiệu điều khiển cho phần tử nhớ chính A +B và –B kí hiệu tín hiệu tín hiệu điều khiển cho phần tử nhớ chính B
Hình 7.62 Xác định các biến
*) Thiết lập biểu đồ trạng thái
Hình 6.63. Biểu đồ trạng thái
Từ biểu đồ trạng thái, ta xác định điều kiện để các xylanh thực hiện như sau: - Bước 1:
Xylanh A đi ra với tín hiệu điều khiển +A +A = a0 ^ b0
- Bước 2:
Xylanh B đi ra với tín hiệu điều khiển +B +B = a1 ^ b0
- Bước 3:
Xylanh B lùi về với tín hiệu điều khiển – B - B = a1 ^ b1
- Bước 4:
Xylanh A lùi về với tín hiệu điều khiển – A - A = a1 ^ b0
*) Thiết lập phương trình logic và các điều kiện thực hiện: Từ các bước thực hiện, ta có phương trình logic sau:
a) +A = a0 ^ b0 b) +B = a1 ^ b0
c) - B = a1 ^ b1 (6.1)
d) - A = a1 ^ b0
So sánh phương trình b và d ta thấy điều kiện để thực hiện +B và –A giống nhau. Như vậy về điều khiển không thể thực hiện được.
Do vậy để phân biệt được các bước thực hiện +B và –A có cùng điều kiện (a1 ^ b0), cả hai phương trình đều phải có điều kiện phụ. Trong điều khiển thường sử dụng phần tử nhớ trung gian. Ta ký hiệu x và x là tín hiệu ra của phần tử nhớ trung gian. Phương trình (6.1) viết lại như sau.
a) +A = a0 ^ b0 b) +B = a1 ^ b0 ^ x
c) - B = a1 ^ b1 (6.2)
d) - A = a1 ^ b0 ^ x
Để tín hiệu ra x của phần tử nhớ trung gian thực hiện bước b, thì tín đó phải được chuẩn bị trong bước thực hiện trước đó, tức là bước a. Tương tự như vậy để tín hiệu ra x
của phần tử nhớ trung gian thực hiện bước d , thì tín hiệu đó phải được chuẩn bị trong
bước thược hiện trước đó, tức là bước c. Từ đó ta viết lại phương trình logic (6.2) như
a) +A = a0 ^ b0 ^ x
b) +B = a1 ^ b0 ^ x
c) - B = a1 ^ b1 ^ x (6.3)
d) - A = a1 ^ b0 ^ x
Trong quy trình thêm một phần tử trung gian. Phương trình 6.3a và 6.3c cũng như phương trình 6.3b và 6.3d có cùng thêm một dạng biến tín hiệu ra x và x. Như vậy phương trình logic của quy trình được điều khiển được viết như sau:
a) +A = a0 ^ b0 ^ x b) +B = a1 ^ b0 ^ x c) - B = a1 ^ b1 ^ x (6.4) d) - A = a1 ^ b0 ^ x e) +X = a1 ^ b1 ^ x f) – X = a0 ^ b0 ^ x
*) Sơ đồ logic của quy trình:
Dựa vào phương trình logic (6.4) ta thiết kế mạch logic như hình dưới:
Hình 6.64. Sơ đồ mạch logic
Ta có 3 biến: - a1 và phủ định a0 - b1 và phủ định b0 - x và phủ định x
Biểu đồ Karnaugh với 3 biến được biểu diễn ở hình 6.65. Các cơng tắc hành trình sẽ được biểu diễn qua trục đối xứng nằm ngang.
Hình 6.65. Biểu đồ Karnaugh với 3 biến
Biến của phần tử nhớ trung gian biểu diễn qua trục đối xứng thẳng đứng. Trong điều khiển giả thiết rằng, khi cơng tắc hành trình, ví dụ a0 bị tác động thì cơng tắc hành trình a1 sẽ khơng bị tác động.
*) Đơn giản hành trình của xylanh A bằng biểu đồ Karnaugh
Theo biểu đồ trạng thái ta thiết lập được biểu đồ Karnaugh cho xylanh A như hình 6.67.
Bước 1 pittông A đi ra (+A) và dừng lại ở bước 3. Sang bước 4 thì pittơng A lùi về (-A) .
Các khối 1, 2, 3, và 7 ký hiệu +A và các khối 5, 6 ký hiệu –A .
Như vậy khối thứ nhất (x) gồm các khối 1, 2, 3, và 4 trong đó khối 4 là trống. Đơn giản hành trình của xylanh A (+A) sẽ được thực hiện trong cột thứ nhất (
x). Phương trình logic căn bản của +A là:
+A = a0 ^ b0 ^ x ^ khởi động. Hình 6.66. Biểu đồ Karnaugh cho
xylanh A
Sau khi đơn giản cột thứ nhất ta có phương trình logic đơn giản của +A: +A = x ^ khởi động.
Tương tự ta có phương trình logic ban đầu của –A: - A = a1 ^ b0 ^ x
Sau khi đơn giản các khối 5 và 6, ta có phương trình logic của –A: - A = b0 ^ x
*) Đơn giản hành trình của xylanh B bằng biểu đồ Karnaugh
Phương pháp đơn giản hành trình của xylanh B cũng tương tự như cách thực hiện ở xylanh A (hình 6.67). Phương trình logic ban đầu của +B
+B = a1 ^ b0 ^ x
Hình 6.67. Biểu đồ Karnaugh cho xylanh B
Sau khi đơn giản +B ở các khối 2 và 3, ta có phương trình logic đơn giản của +B: +B = a1 ^ x
Phương trình logic của – B ở cột thứ 2 gồm các khối 5, 6, 7 và 8, ta có phương trình logic đơn giản của – B: -B = -x
*) Đơn giản các phần tử nhớ trung gian bằng biểu đồ Karnaugh Biểu đồ karnaugh ở hình 6.68 cho
thấy rằng phần tử nhớ trung gian ở vị trí SET bắt đàu trong khối 3 giữ vị trí đó cho đên khối 7 và 6. Từ khối 5 bắt đầu bị RESET và giữ vị trí đó cho đến khối 1 và 2. Phương trình logic ban đầu của +X: +X = a1 ^ b1 ^ x. Sau khi đơn giản +X ở miền gồm các khối 3, 7, 4 và 8, ta có phương trình logic đơn giản của +X:
+X = b1
Hình 6.68. Biểu đồ Karnaugh cho phần tử nhớ trung gian
Phương trình logic ban đầu của –X: – X = a0 ^ b0 ^ x. Sau khi đơn giản – X ở miền gồm các khối 1, 5, 4 và 8, ta có phương trình logic đơn giản của – X: – X = a0 khối 4 và 8 được phép sử dụng cho cả +X và –X
Phương trình đơn giản cho cả quy trình là: +A = x ^ khởi động
- A = b0 ^ x
-B = -x
+X = b1 – X = a0
Sơ đồ mạch được biểu diễn ở hình sau:
Hình 7.69. Sơ đồ mạch logic sau khi đơn giản
Hình 7.71. sơ đồ mạch biểu diễn đơn giản