Thường được sản sinh từ các tín hiệu đồng bộ trong hệ thống . Các ngoại trừthường được sử dụng để kiểm soát các lỗi của lệnh. Chia làm ba loại:
Fault: Có thểđược phát hiện và được xửlý trước khi thực hiện lệnh lỗị Ví dụ chia cho 0, tràn Stack.
Trap (Bẫy lỗi): Được xử lý sau khi lệnh thực hiện mà lệnh đó sinh ra lỗị Trong thực tế để xử lý trap người ta sử dụng một chương trình con để thông báo cho người sử dụng.
Abort: Thường xảy ra tại các vị trí không thểxác định được và người ta thường sử dụng lỗi loại này mang mục đích thông báọ
Các loại ngắt Ngắt mềm Ngắt cứng Ngắt logic Ngắt DOS Ngắt BIOS Ngắt hệ thống Ngắt của người dùng
CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 4 *****
Câu hỏi hướng dẫn ôn tập, thảo luận
Câu 1. Bộ nhớ máy tính là gì. Trình bày nguyên lý hoạt động và chức năng của bộ nhớ? Câu 2. Phân loại bộ nhớvà nêu đặc điểm của từng loạỉ
Câu 3. Trình bày mô hình phân cấp bộ nhớ?
Câu 4. Trình bày công thức xác định số IC cần để xây dựng bộ nhớ?
Câu 5. Trình bày công thức xác định số lượng đường địa chỉ cần sử dụng cho IC nhớ? Câu 6. Trình bày công thức xác định sốlượng đường địa chỉ cần sử dụng cho bộ nhớ? Câu 7. Trình bày công thức xác định số IC mở đồng thời trong bộ nhớ?
Câu 8. Trình bày khái niệm bộ nhớ cachẻ Thế nào là cache hit? Cache miss? Hit ratiỏ Cho ví dụ minh họả
Câu 9. Trình bày hoạt động của bộ nhớ cachẻ Cho ví dụ minh họa
Câu 10. Nêu các phương pháp thay thế dữ liệu được sử dụng trong bộ nhớ cachẻ Câu 11. Thế nào là bộ nhớ ảỏ Đặc điểm của bộ nhớ ảỏ
Câu 12. Nêu các phương pháp thay thế dữ liệu được sử dụng trong bộ nhớảỏ
Câu 13. Thế nào là hiện tượng ngắt quãng? Các giai đoạn thực hiện ngắt quãng của CPỤ Câu 14. Thế nào là hiện tượng loại trừ? Phân biệt các kiểu loại trừ?
Câu hỏi trắc nghiệm
Câu 1. Chọn đáp án sai về qui tắc phân cấp bộ nhớ. Qui tắc chung của hệ thống phân cấp bộ nhớ dựa trên :
Ạ Mối quan hệ về không gian B. Mối quan hệ logic
C. Mối quan hệ về thời gian D. Mối quan hệ tuần tự
Câu 2. Người ta đã thống kê được rằng các lệnh trong chương trình hầu hết được thực hiện một cách tuần tự chiếm:
Ạ 50-60 % B. 40-50% C. 30-40% D. 70-80%
Câu 3. Mô hình phân cấp bộ nhớ hai cấp:
Ạ Processor – Secondarymemory - Mainmemory B. Mainmemory - Processor –Secondarymemory C. Secondarymemory - Mainmemory - Processor D. Processor - Mainmemory – Secondarymemory
Câu 4. Khi xây dựng bộ nhớ có dung lượng 1MB * 8bit từ IC 256KB * 8bit thì số IC cần để xây dựng bộ nhớ là
Ạ 8 B. 4 C. 6 D. 7
Câu 5. Khi xây dựng bộ nhớ có dung lượng 1MB * 8bit từ IC 256KB * 8bit thì số lượng đường địa chỉ cần sử dụng cho bộ nhớ là
Ạ 20 B. 8 C. 10 D. 12
Câu 6. Khi xây dựng bộ nhớcó dung lượng 512KB * 8bit từ IC 256KB * 8bit thì số IC cần để xây dựng bộ nhớ là
Ạ 4 B. 2 C. 6 D. 3
Câu 7. Khi xây dựng bộ nhớcó dung lượng 512KB * 8bit từ IC 256KB * 8bit thì sốlượng đường địa chỉ cần sử dụng cho bộ nhớ là
Ạ 22 B. 18 C. 10 D. 19
Câu 8. Khi xây dựng bộ nhớcó dung lượng 512KB * 8bit từ IC 256KB * 8bit thì sốlượng đường địa chỉ cần sử dụng cho IC là
Ạ 18 B. 20 C. 14 D. 16
Câu 9. Khi xây dựng bộ nhớcó dung lượng 512KB * 8bit từ IC 256KB * 8bit thì sốlượng IC mởđồng thời là
Ạ 2 B. 4 C. 1 D. 3
Câu 10. Tính PF cho một tiến trình truy nhập bộ nhớ theo các trang như sau:
7 0 1 2 0 3 0 4 2 3 0 3 2 1 2 0 1 7 0 1. Biết bộ nhớ có 3 khung trang và thay thế dữ liệu theo phương pháp FIFO
Ạ 56 % B. 75% C. 60% D. 80%
Câu 11. Cho Thời gian truy nhập bộ nhớ chính là 150ns. Thời gian truy nhập bộ nhớ Cache là 10ns. Tỷ số trúng cache là = 60%. Truy cập bộ nhớ 10 lần. Tỷ lệ thời gian không cache/ thời gian có cache là
Ạ 7.72 B. 2.23 C. 2.27 D. 7.27
Câu 12. Công thức xác định sốlượng đường địa chỉ cần sử dụng cho bộ nhớ Ạ n1 = [log2 (dung lượng IC)]
B. n1 = [ln2 (dung lượng bộ nhớ)] C. n1 = [log2 (dung lượng bộ nhớ)] D. n1 = [log10 (dung lượng IC)]
Câu 13. Khi xây dựng bộ nhớ có dung lượng 512 KB * 8bit, từ IC 256 K B* 8 bit thì cần thiết kế bộ giải mã có
Ạ 1 đầu vào, 2 đầu ra B. 4 đầu vào, 16 đầu ra C. 2 đầu vào, 4 đầu ra
D. 3 đầu vào, 8 đầu ra
Câu 14. Cho Thời gian truy nhập bộ nhớ chính là 150ns. Thời gian truy nhập bộ nhớ Cache là 5 ns. Tỷ số trúng cache là = 80%. Truy cập bộ nhớ 10 lần. Tỷ lệ thời gian không cache/ thời gian có cache là:
Ạ 1.44 B. 1.41 C. 4.41 D. 4.14
Bài tập áp dụng
Câu 1. Nêu các bước thiết kế một bộ nhớcó dung lượng MxN từ các IC nhớ cơ sở PxQ. Áp dụng:
a) Thiết kế bộ nhớcó dung lượng 16Kx32bit từ các IC nhớcơ sở 8Kx8bit. b) Thiết kế bộ nhớcó dung lượng 512Kx32bit từ các IC nhớ cơ sở 16Kx4bit. c) Thiết kế bộ nhớcó dung lượng 512Kx32bit từ các IC nhớ cơ sở 16Kx16bit. d) Thiết kế bộ nhớcó dung lượng 1M x 8 bit từ IC 256 K x 8 bit.
e) Thiết kế bộ nhớcó dung lượng 1M x 32 bit từ IC 256 K x 8 bit. f) Thiết kế bộ nhớcó dung lượng 512K x 8 bit từ IC 256 K x 8 bit.
Câu 2. Tính tỷ suất lỗi trang (PF) cho một tiến trình truy nhập bộ nhớtheo các trang như sau: 1, 1, 3, 2, 5, 3, 6, 1, 5, 3, 4, 5, 6. Biết bộ nhớ có 3 khung trang, thay thế dữ liệu theo phương pháp FIFO.
Câu 3. Tính tỷ suất lỗi trang (PF) cho một tiến trình truy nhập bộ nhớtheo các trang như sau: 1, 1, 3, 2, 5, 3, 6, 1, 5, 3, 4, 5, 6. Biết bộ nhớ có 3 khung trang, thay thế dữ liệu theo phương pháp LRU.
Câu 4. Tính tỷ suất lỗi trang (PF) cho một tiến trình truy nhập bộ nhớtheo các trang như sau: 1, 1, 3, 2, 5, 3, 3, 1, 5, 3, 4, 5, 6, 4. Biết bộ nhớ có 4 khung trang, thay thế dữ liệu theo phương pháp FIFO.
Câu 5. Tính tỷ suất lỗi trang (PF) cho một tiến trình truy nhập bộ nhớtheo các trang như sau: 1, 1, 3, 2, 5, 3, 3, 1, 5, 3, 4, 5, 6, 4. Biết bộ nhớ có 4 khung trang, thay thế dữ liệu theo phương pháp LRU.
Câu 6. Cho Thời gian truy nhập bộ nhớ chính là 150ns. Thời gian truy nhập bộ nhớ Cache là 20ns. Tỷ số trúng cache là = 80%. Truy cập bộ nhớ 10 lần. Tính tỷ lệ thời gian không cache/ thời gian có cachẻ
Câu 7. Cho biết sốlượng IC cần để xây dựng bộ nhớ là 24, số IC cần mở đồng thời là 8, vậy bộ giải mã sẽcó bao nhiêu đầu rả
Câu 8. Khi xây dựng bộ nhớ có dung lượng 512 KB * 8bit, từ IC 256 K B* 8 bit thì cần thiết kế bộ giải mã với sốđầu vào, đầu ra như thế nàỏ
Câu 9. Khi xây dựng bộ nhớ có dung lượng 1024KB * 128bit từ IC nhớ 512KB * 32bit thì số IC cần để xây dựng bộ nhớ là bao nhiêủ
Câu 10. Thiết kế bộ nhớcó dung lượng 1024KB * 64bit từ các IC nhớcơ sở 512KB * 32bit thì sốlượng IC mở đồng thời là bao nhiêủ
Chương 5: HỆ THỐNG VÀO RA
Mục đích: Giới thiệu tổng quan về hệ thống vào ra, các thiết bị ngoại vi và modul vào rạ Phân tích các phương pháp điều khiển vào ra như: vào ra bằng chương trình, vào ra điều khiển bằng ngắt, bằng truy nhập bộ nhớ trực tiếp DMA, kênh vào rạ Tìm hiểu nối ghép thiết bị ngoại vi và các cấu hình nối ghép.
Yêu cầu: Sinh viên nắm được các kiến thức về hệ thống vào rạ Hiểu và phân biệt được các phương pháp điều khiển vào ra, các cấu hình nối ghép thiết bị ngoại vị