Các máy tính song song có hai thành phần chính. Đó là bộ nhớ và mạng liên kết trong. Trong phần này sẽ giới thiệu về một số mô hình của thành phần mạng liên kết trong bởi nó là chủ chốt trong hầu hết các kiến trúc song song. Mạng liên kết đó là sự kết nối giữa các bộ xử lý và các bộ nhớ trong một hệ thống song song. Với mỗi một mô hình mạng liên kết M có ba tiêu chuẩn đánh giá. Những tiêu chuẩn này liên quan đến việc truyền thông và độ phức tạp của mạng đó. Những tiêu chuẩn đó là:
Giả sửP1 và P2 là một cặp bộ xử lý bất kỳ trong mạng M. Và trong một thuật toán nào đó các bộ nhớđịa phương của P1 và P2 cần phải kết nốị Giả sửđường ngắn nhất kết nối giữa
P1 và P2 là Dist(P1, P2) - là số các kết nối trong đường đó. Khi đó sốcác bước truyền thông nhỏ nhất được yêu cầu để thông tin được chia sẻ bởi P1 và P2 là Dist(P1, P2)/2. Vì vậy đường kính của mạng được định nghĩa là.
D(M) := Max { Dist(Pi, Pj): Pi, Pj M }
- Bậc của bộ xử lý:là số các liên kết tới bộ xử lý đó. - Thông lượng giữa hai tập hợp các bộ xử lý của mạng.
Chia các bộ xử lý của mạng M thành hai tập X và Y. Giả sửAll-Link(X, Y) là tất cả các liên kết nối một bộ xử lý trong tập X tới một bộ xử lý trong tập Y. Kích thước của liên kết nhỏ nhất trong All-Link(X, Y) được định nghĩa là thông lượng giữa hai phần của mạng. Vì thế tiêu chuẩn thứ ba là:
Bisection-Width(M):= Min{ All-Link(X, Y): Abs(X-Y)>1}
Một mạng liên kết M là tốt nếu nó có đường kính nhỏ, bậc lớn nhất của các bộ xử lý trong mạng nhỏvà thông lượng giữa hai tập bất kỳ của mạng lớn. Tuy nhiên, trên thực tế không có một mạng liên kết nào có thểđáp ứng đủ ba tiêu chuẩn trên. Có hai nhóm mạng liên kết là: tĩnh và động. Những mạng liên kết tĩnh cung cấp những kết nối cố định giữa các thành phần (các bộ nhớ và các bộ xử lý). Ngược lại, một mạng liên kết động có thể cấu hình lạị Trong loại mạng liên kết này, sự kết nối có thể thiết lập bằng cách tạo ra một tập hợp các hộp chuyển mạch. Sau đây là một số mô hình mạng liên kết cụ thể của hai nhóm mạng trên và đặc điểm của từng mô hình. Mỗi mạng liên kết được thể hiện bởi một đồ thị, trong đó các đỉnh biểu diễn các bộ xử lý và các cạnh biểu diễn cho đường truyền thông giữa từng cặp bộ xử lý.
6.3.2.1 Mạng liên kết tuyến tính (Linear)
Trong mô hình này các bộ xửlý được sắp xếp theo thứ tựtăng dần từ0đến p-1. Trừ bộ xử lý đầu tiên và cuối cùng, mỗi bộ xửlý đều có hai láng giềng là bộ xử lý liền trước nó và liền sau nó. Mô hình này được dùng phổ biến trong giới những công việc mang tính lý thuyết và đơn giản.
Hình 6.5 Mạng liên kết tuyến tính của 6 bộ xử lý
Đặc điểm: Cấu trúc đơn giản, nhưng dữ liệu phải truyền qua một số bộ xử lý mới đến được đích, gây ra tình trạng trì hoãn và có thể là tắc nghẽn trong liên lạc dài, đặc biệt là bộ xửlý đầu tiên và cuối cùng. Mạng liên kết tuyến tính với N bộ xử lý có bậc là 2 và đường kính là O(N)
Nếu 0 i N/2 -1 Nếu N/2 i N -1
6.3.2.2 Mạng liên kết dạng vòng (Ring)
Mạng liên kết dạng vòng có thểđược tổ chức bằng cách nối bộ xửlý đầu tiên với bộ xử lý cuối cùng với nhaụ Liên kết trong một vòng có thể theo một hướng duy nhất hoặc theo cảhai hướng. Nghĩa là việc liên lạc trong cấu trúc vòng có thểđược thiết lập theo một hướng hoặc cảhai hướng.
Hình 6.6 Mạng liên kết vòng với 6 bộ xử lý
Đặc điểm: cấu trúc vòng có thể vẫn gây sự trì hoãn trong liên lạc dài giữa các thành phần. Mạng liên kết dạng vòng có bậc và đường kính lần lượt là 2 và O(N).
6.3.2.3 Mạng liên kết trao đổi phi tuyến (Shuffle Exchange)
Giả sử có N bộ xử lý P0, P2,…, PN-1 với N là một luỹ thừa của 2. Trong một mạng liên kết trao đổi phi tuyến hoàn chỉnh, từ bộ xử lý Pi sẽ có một đường truyền thông một chiều tới bộ xử lý Pj với điều kiện:
j = N i i 1 2 2
Hình sau mô tả một mạng liên kết phi tuyến hoàn chỉnh với N=8 trong đó các kết nối phi tuyến được biểu diễn bởi các đường mũi tên nét liền, còn các kết nối trao đổi được biểu diễn bởi các đường nét liền. Nói chung mạng liên kết phi tuyến hoàn chỉnh sẽ kết nối nút i với nút 2i mod (N-1), ngoại trừ nút N-1 được nối với chính nó.
Hình 6.7 Mạng liên kết phi tuyến với N=8
Một cách khác để biểu diễn mạng liên kết phi tuyến đó là biểu diễn mỗi bộ xử lý bằng số nhị phân, và bộ xử lý Pi sẽđược kết nối với bộ xử lý Pjnếu biểu diễn nhị phân của
j thu được bằng cách dịch trái 1 bit của biểu diễn nhị phân của i. Ví dụ bộ xử lý P010 được
kết nối với bộ xử lý P100 vì 100 thu được bằng cách dịch trái một bit từ 010. Cách biểu diễn
này được thể hiện trong hình sau
P0 P1 P2 P3 P4 P5
Hình 6.8 Cách biểu diễn khác của mạng liên kết phi tuyến
Đặc điểm: mạng liên kết dạng trao đổi phi tuyến có bậc là 3 và đường kính là O(log N).
6.3.2.4 Mạng liên kết lưới hai chiều (Two-Dimensional Mesh)
Trong mạng liên kết dạng này các bộ xử lý được sắp xếp thành một ma trận hai chiềụ Mỗi bộ xửlý được kết nối với bốn láng giềng của nó (trên, dưới, trái, phải). Không có một quy luật chung cho những kết nối ở biên. Nó tuỳ thuộc vào từng cấu trúc song song. Trong cùng một cột thì bộ xử lý cuối cùng sẽđược kết nối với bộ xửlý đầu tiên, những bộ xử lý ở lề phải của một hàng sẽđược kết nối với bộ xử lý ở lề trái của hàng tiếp theọ Một số biến thể của mạng lưới hai chiều cho phép những kết nối bao quanh giữa các bộ xử lý trên các cạnh của lưới, ví dụ giữa các bộ xử lý trên cùng một hàng hoặc một cột. (adsbygoogle = window.adsbygoogle || []).push({});
Đặc điểm: cấu trúc lưới có thể tổng quát lên nhiều hơn hai chiềụ Trong một lưới q
chiều, mỗi bộ xửlý được kết nối với hai bộ xử lý láng giềng trong mỗi chiều, còn các bộ xử lý ở biên thì có ít kết nối hơn. Bậc và đường kính của mạng liên kết lưới hai chiều lần lượt là 4 và O(N1/2).
Hình 6.9 Lưới hai chiều không có kết nối bao quanh và có kết nối bao quanh P000 P001 P010 P011 P100 P101 P110 P000 P001 P010 P011 P100 P101 P110 P111 P111
6.3.2.5 Mạng liên kết siêu khối (hypercube or n-cube)
Giả sử có N bộ xử lý với N là một luỹ thừa của 2: N=2q, q 0. Nếu mỗi bộ xử lý được kết nối với đúng q láng giềng thì ta sẽthu được một siêu khối q chiều, nghĩa là mỗi bộ xử lý có bậc là q. Một siêu khối q chiều có thểthu được bằng cách kết nối các bộ xử lý tương ứng trong hai siêu khối q/2 chiềụ Theo hình thức, mạng liên kết N bộ xửlý được gọi là mạng siêu khối nhị phân, sao cho N bộ xửlý được gắn nhãn là các chuỗi nhị phân có giá trị từ 0 tới N-1, và hai bộ xửlý được gọi là kề nhau (kết nối với nhau) nếu các nhãn của chúng chỉ khác nhau đúng một vị trí bit, tức khác nhau một luỹ thừa của haị Hình sau mô tả hai mạng liên kết siêu khối với 23=8 và 24= 16 bộ xử lý.
Hình 6.10 Mạng liên kết siêu khối với 8 bộ xử lý.
Đặc điểm: hypercube là kiểu tổ chức bộ xử lý được dùng phổ biến trong một số công ty như Intel Corporation, NCUBE Corporation, Thinking Machine Corporation và FPS. Bậc và đường kính của mô hình mạng liên kết siêu khối đều bằng O(logN).