(Complex Instruction Set Computer - Máy tính với tập lệnh phức tạp). Kiến trúc này có những đặc điểm cơ bản sau:
- Tập lệnh lớn với nhiều lệnh phức tạp. Nguyên lý giải mã lệnh phức tạp do xuất phát từ nhu cầu một câu lệnh hỗ trợ nhiều chếđộđịa chỉ.
- Đơn giản hóa trình dịch.
- Chương trình nhỏvà nhanh hơn.
- Sốlượng các thanh ghi mục đích chung ít, các lệnh hoạt động trực tiếp trên bộ nhớ, không gian nhớ dùng làm các thanh ghi mục đích chung bị hạn chế. Có nhiều thanh ghi sử dụng với mục đích đặc biệt như con trỏ ngăn xếp, xửlý gián đoạn… Điều này tuy đơn giản hóa việc thiết kế phần cứng nhưng tiêu tốn chi phí do lệnh phức tạp hơn.
- Thông thường một câu lệnh tốn hơn một chu kỳđể xửlý, độ dài câu lệnh không cố định.
- Song song hóa phức tạp.
Một số bộ xử lý dựa trên kiến trúc CISC:
- IBM 370/168 được công bố năm 1970 với bộ xử lý 32 bit và thanh ghi dấu phẩy động 64 bit.
- VAX 11/780 bộ xử lý 32 bit, hỗ trợ nhiều chếđộđịnh địa chỉ và mã máỵ - Intel 80486 được công bốvào năm 1989 với 235 câu lệnh.
Những nhà thiết kế vi xử lý cố gắng để mỗi lệnh có thể thực hiện càng nhiều chức năng càng tốt. Điều này dẫn đến một lệnh sẽ làm tất cả công việc. Cũng lệnh đó lại có thể đọc một số từ thanh ghi và số còn lại từ bộ nhớ sau đó lưu kết quả vào bộ nhớ. Khuynh hướng thiết kế vi xửlý này được gọi là Complex Instruction Set Computer - CISC. Điểm khác biệt thực sự giữa RISC so với CISC là nguyên tắc thực hiện mọi thứ trong các thanh ghi, đọc và lưu dữ liệu vào các thanh ghị Điểm khác biệt thứ hai: đơn vị logic của một chip RISC bao giờ cũng cần ít transistor hơn so với của một chip CISC. Điều này giúp người thiết kế có rất nhiều sự linh hoạt như: tăng sốlượng thanh ghi; sử dụng các phương pháp tối ưu đểtăng mức độ xửlý song song bên trong CPU (pipeline, superscalar); tăng kích thước cache; thêm các tính năng như I/O, timer…; thêm các bộ xử lý vector; tận dụng các dây chuyền công nghệcũ (trong khi với CISC điều này rất khó khăn do kích thước chip lớn hơn); cung cấp những chip cho những ứng dụng có yêu cầu cao về thời gian sử dụng pin hoặc vềkích thước chip. Chip CISC được thiết kế nhằm tạo thuận lợi cho các nhà lập trình ứng dụng bằng cách rút gọn nhiều câu lệnh đơn giản, thông dụng thành một câu lệnh thực thi dàị Điều này làm cho CISC xử lý chậm hơn nhưng lại đạt yếu tố thân thiện. Ở mặt khác, RISC nhanh nhưng kém thân thiện hơn, mỗi câu lệnh đơn giản trong RISC phục vụ cho một mục đích hẹp rất cụ thể, thực hiện rất nhanh và các lệnh này được tiến hành song song. RISC đòi hỏi nhà lập trình phải kiên nhẫn, giỏi và một trình biên dịch được tối ưu kỹ lưỡng.