- Payload: 48 Octet(48 bytes) Chứa Data của người sử dụng, và các tín hiệu điều
Hình: Bộ dich với 8 đường vào
1: cĩ cell tới 0: khơng cĩ cell tới
Cấu trúc của ISE được trình bày trong hình dưới. Nĩ hoạt động theo nguyên lý hàng tập trung, hàng nầy là một bộ nhớ đệm dùng chung (SBM-shared buffer memory), nĩ đệm tất cả các cell qua chuyển mạch và nĩ được kết nối tới tất cả các lồi vào và các lối ra. Trong hình ISE cĩ X lối vào và Y lối ra.
Khi cell vào ISE, đầu tiên chúng được chuyển đổi từ nối tiếp sang song song, mực đích của sự chuyển đổi nầy là giảm tốc độ hoạt đơng bên trong; sau đĩ chúng được cày vào 1 thanh ghi. Đồng thời một chức năng đồng bộ cell cũng được thực hiện trên mỗi luồng cell tới trong X luồng để nhận ra giới hạn của cell.
Sau đĩ X cell đã được cày sẽ được chuyển một cách tuần hồn qua một tuyến đa hợp phân chia thời gian (TDM), tới một bộ đệm chung. Ví dụ với một ISE 32x32, những lối vào và những lối ra hoạt động ở 150 Mbit/s và với một tuyến TDM 8byte, thì chu kỳ khung của tuyến là 64bit/150Mbit/s =o,43µs. Trong khoảng thời gian này, 32 hoạt động ghi phải được thực hiện trên SBM (bộ nhớ 2 cổng), vậy chu kỳ truy suất bộ nhớ của SMB là 13ns.
Tuy nhiên trước khi ghi các cell vào SBM một vài tiến trình xử lý thẻ định tuyến phải được thực hiện trong bộ định tuyến luận lý (root logic). Bộ định tuyến luận lý này thực hiện như là bộ máy đường ống và cái chính là xác định con đường cho 32 luồng cell trong thời gian 1 cell. Để giảm tốc độ làm việc của bộ định tuyến luận lý, tiến trình định tuyến được chia thành một chuỗi những chức năng khác nhau, những chức năng khác nhau cho những thẻ cĩ thể được thực hiện đồng thời.
Đối vơi mỗi cell, định tuyến luận lý phân tích thẻ định tuyến và phụ thuộc vào