Hình 2.32a trình bày tổng quát sơ đồ cho Moore FSM mà các đầu ra của nó chỉ phụ thuộc
vào trạng thái hiện tại của nó. Hình 2.32b cho thấy tổng quát sơ đồ cho Mealy FSM mà
những đầu ra của nó phụ thuộc vào cả trạng thái hiện thời của máy lẫn các đầu vào nữa. Trong cả hai hình, chúng ta nhìn thấy các đầu vào mà trạng thái logic tiếp theo là những tín hiệu vào sơ cấp và trạng thái hiện tại của máy. Trạng thái logic tiếp theo tạo các giá trị kích thích để thay đổi bộ nhớ trạng thái. Một điểm khác nhau trong hai hình là đối với Moore FSM, ngõ ra lôgic chỉ có trạng thái hiện thời như ngõ vào của nó, trong khi đó đối với Mealy FSM, ngõ ra lôgic có cả trạng thái hiện thời và các tín hiệu vào như các ngõ vào của nó.
Chương 2 : Dùng ngôn ngữ VHDL mô tả các mạch số cơ bản
Hình 2.32a và 2.32b là một mạch mẫu tương ứng của một Moore FSM và Mealy FSM. Hai
mạch thì đồng nhất ngoại trừ ngõ ra của chúng. Đối với Moore FSM, mạch ngõ ra là một cổng AND 2 ngõ vào mà giá trị ngõ vào của nó lấy từ các ngõ ra của hai D flip-flop. Chú ý trạng thái FSM tương ứng với nội dung của bộ nhớ trạng thái, mà nội dung đó là các flip- flop. Nội dung (hay trạng thái) của một flip-flop tương ứng với giá trị ở ngõ ra Q ( hay Q'). Từ đó, mạch này chỉ phụ thuộc vào trạng thái hiện tại của máy. Đối với Mealy FSM, mạch ngõ ra là một cổng AND 3 ngõ vào, mà hai ngõ vào của nó lấy từ các flip-flop, ngõ vào thứ ba cổng AND này được nối tới ngõ vào C sơ cấp. Với kết nối phụ này, ngõ ra mạch này tùy thuộc vào cả hai trạng thái hiện tại và ngõ vào.
Với cả hai mạch, bộ nhớ trạng thái gồm có hai D flip-flop. Với hai flip-flop, tương ứng với bốn giá trị khác nhau. Từ đó, máy trạng thái- hữu hạn này có thể có bất kỳ 1 trong 4 trạng thái khác nhau. Trạng thái mà FSM này sẽ đi đến tiếp theo phụ thuộc vào giá trị tại các ngõ vào D flip-flop.
Mỗi flip-flop trong bộ nhớ trạng thái yêu cầu một mạch kết hợp để tạo một giá trị trạng thái tiếp theo cho các đầu vào của nó. Vì chúng ta có 2 D flip-flop, mỗi cái có 1 ngõ vào D, bởi vậy, trạng thái logic tiếp theo của mạch gồm có hai mạch kết hợp; một cho đầu vào D0 và một cho D1. Các ngõ vào tới hai mạch kết hợp này là Q‟s, nó tương ứng cho trạng thái hiện tại các flip-flop và ngõ vào sơ cấp C. Chú ý là không cần thiết cho rằng ngõ vào C là một ngõ vào tới tất cả các mạch kết hợp. Trong mạch mẫu, chỉ duy nhất mạch kết hợp ở dưới phụ thuộc vào ngõ vào C.
Phân tích mạch tuần tự (Analysis of Sequential Circuits):
Thường khi chúng ta đưa ra một mạch tuần tự và cần biết sự hoạt động của nó. Phân tích mạch tuần tự là quá trình trong đó ta đưa ra cho một mạch tuần tự và ta muốn mô tả chính xác sự hoạt động của mạch đang có.Việc mô tả của một mạch tuần tự có thể là trong bảng trạng thái tiếp theo / bảng đầu ra, hay một sơ đồ trạng thái. Các bước phân tích của các mạch tuần tự như sau:
1. Dẫn xuất những phương trình kích thích từ mạch trạng thái logic tiếp theo.
2. Dẫn xuất ra những phương trình trạng thái tiếp theo bằng việc thế những phương trình kích thích vào các phương trình đặc tính của flip-flop.
3. Dẫn xuất bảng trạng thái tiếp theo- từ các phương trình trạng thái tiếp theo. 4. Dẫn xuất những phương trình ngõ ra (nếu có) từ mạch lôgic ngõ ra.
5. Dẫn xuất bảng ngõ ra (nếu có) từ những phương trình ngõ ra. 6. Vẽ sơ đồ trạng thái từ bảng trạng thái- kế tiếp và bảng ngõ ra.
(a)
(b)
Hình 2. 33 : (a) Sơ đồ khối Moore FSM; (b) Sơ đồ khối Mealy FSM