Bảng đánh giá ‘C24x có một môđun bộ chuyển đổi digital-analog (DAC) đệm đôi, bộ bốn bit, 12 bit đặt trên bảng để triển khai mã hoá. Bốn kênh DAC trên bảng và thanh ghi cập nhật DAC đợc vẽ bản đồ vào trong không gian I/O của thiết
bị’F240. Bảng 2-10 liệt kê các tên thanh ghi, địa chỉ các thanh ghi và mô tả tóm tắt chức năng của từng thanh ghi.
Bảng 2-10. Các thanh DAC
Tên thanh Địa chỉ thanh Mô tả
DAC0 0000h Thanh dữ liệu đầu vào cho DAC0 DAC1 0001h Thanh dữ liệu đầu vào cho DAC1 DAC2 0002h Thanh đầu vào dữ liệu cho DAC2 DAC3 0003h Thanh dữ liệu đầu vào cho DAC3 DAC update 0004h Thanh cập nhật DAC
Môđun DAC yêu cầu trạng thái chờ phải đợc tạo ra để thao tác thích hợp. Thiết bị ‘F240 phải đợc lập trình để tạo ra một phần mềm trạng thái chờ cho các truy cập vào không gian I/O và tín hiệu 20MHz CPUCLK đợc đa tới đầu ra trên chân CLKOUT của thiết bị. Tín hiệu CPUCLK đợc sử dụng bởi GAL (U14) để tạo ra các trạng thái chờ phần cứng bổ sung mà môđun DAC yêu cầu. Mã hoá sau minh hoạ cách thức lập cấu hình thiết bị ‘F240 để tạo ra số lợng các trạng thái chờ tơng ứng:
LDP #00E0h ;Set Data Page Pointer to 00E0h
SPLK #00BBh,CKCR1 ;CLKIN(OSC)=10MHz,CPUCLK=20MHz SPLK #00C3h,CKCR0 ;CLKMD=PLL Enable,SYSCLK=CPUCLK/2 SPLK #40C0h,SYSCR ;CLKOUT=CPUCLK
LDP #0000h ;Set Data Page Pointer to 0000h SPLK #4h,GPR0 ;Set wait state generator for: OUT GPR0,WSGR ;Program Space, 0 wait states
;Data Space, 0 wait states ;I/O Space, 1 wait state
Trong mã hoá, các thanh ghi điều khiển đồng hồ (CKCR0, CKCR1) đợc cấu hình để tạo ra một tín hiệu CPUCLK 20-MHz từ một tần số đồng hồ đầu vào là 10MHz. Thanh ghi điều khiển hệ thống (SYSCR) đợc thiết lập cấu hình để tín hiệu CPUCLK là đầu ra trên chân CLKOUT của thiết bị.
Thanh ghi tạo trạng thái chờ (WSGR) cũng đợc lập trình để tạo ra một trạng thái chờ phần mềm cho các truy cập không gian I/O. Mã hoá u tiên giả định rằng GPR0 là một thanh ghi đã đợc khởi nguồn trong bộ nhớ dữ liệu và đợc xác định
trong phần .bss mã hoá của bạn. Nó cũng giả sử rằng phần .bss đợc vẽ bản đồ vào trong khối RAM B2 của thiết bị ‘F240. Thiết bị này yêu cầu thiết lập con trỏ trang dữ liệu là 0. Thanh ghi GPR0 chỉ phục vụ cho việc lu giữ tạm thời bởi vì lệnh OUT không trợ giúp lập địa chỉ tức thời.
Giá trị digital đợc chuyển đổi, cần phải đợc ghi vào trong thanh ghi dữ liệu đầu vào DAC thích hợp. Một giá trị sau đó phải đợc ghi vào trong thanh ghi cập nhật DAC để bắt đầu sự chuyển đổi cho tất cả 4 DAC. Mã hoá nh sau minh hoạ cách thức viết 4 giá trị digital vào trong 4 thanh ghi đầu vào DAC nh thế nào và sau đó bắt đầu chuyển đổi Digital-Analog bằng cách ghi một giá trị giả vào trong thanh ghi cập nhật DAC. LDP SPLK SPLK SPLK SPLK OUT OUT OUT OUT OUT #0000h #03FFh,DAC0_VAL #07FFh,DAC1_VAL #0BFFh,DAC2_VAL #0FFFh,DAC3_VAL DAC0_VAL,0000h DAC1_VAL,0001h DAC2_VAL,0002h DAC3_VAL,0003h DAC3_VAL,0004h
;Set data page pointer to 0
;Load 03FFh into DAC0_VAL register ;Load 07FFh into DAC1_VAL register ;Load 0BFFh into DAC2_VAL register ;Load 0FFFh into DAC3_VAL register ;Write 03FFh to the DAC0 register ;Write 07FFh to the DAC1 register ;Write 0BFFh to the DAC2 register ;Write 0FFFh to the DAC3 register ;Start DAC conversions by writing a ;value to the DAC UPDATE register
Giá trị đợc cất giữ trong DAC3-VAL đợc ghi vào thanh ghi cập nhật DAC (0004h); Tuy nhiên, bất kỳ giá trị nào có thể đợc ghi vào thanh ghi này đều bắt đầu chuyển đổi. Mã hoá này giả sử rằng DAC0_VAL, DAC1_VAL, DAC2_VAL, và DAC3_VAL là các thanh ghi không khởi nguồn trong bộ nhớ dữ liệu và đợc xác định trong phần .bss của mã hoá . Cũng giả sử rằng phần .bss đợc vẽ bản đồ vào trong khối bộ nhớ RAM B2 của thiết bị ‘F240 mà thiết bị đó yêu cầu thiết lập con trỏ trang dữ liệu là 0. Các thanh ghi này chỉ phục vụ nh việc cất giữ tạm thời vì lệnh OUT không hỗ trợ lập địa chỉ tức thời.
Xem bảng 2-11 để có thông tin về cấp điện áp mong muốn tại mỗi chân DACOUT trên bảng đánh giá’C240. Bảng này giả sử rằng các chân Vref hi và Vref lo
Bảng 2-11. Đầu ra DAC Thanh DAC Giá trị trên
thanh Chân đầu ra Điện áp tại chân DACO DAC1 DAC2 DAC3 03FFh 07FFh 0BFFh 0FFFh DACOUT0 DACOUT1 DACOUT2 DACOUT3 1.25 2.50 3.75 5.00 2.6.5.4. Cổng nối tiếp RS-232
Bảng đánh giá ‘C240 có một cổng nối tiếp DB-9 tơng thích RS-232 để dùng cho truyền thông không đồng bộ. Cổng nối tiếp DB-9 (P6) giao diện với ngoại vi SCI trên thiết bị ‘F240 thông qua thiết bị chuyển giao đầu cuối RS-232.
Năm tín hiệu RS-232 có thể đợc sử dụng để thực hiện các giao thức truyền thông khác nhau với liên kết phần mềm và phần cứng trên bảng đánh giá ‘C24x. Các tín hiệu này là:
- Nhận dữ liệu (RX)
- Truyền dữ liệu (TX)
- Xoá để gửi (CTS)
- Yêu cầu gửi (RTS)
- Dữ liệu thiết bị đầu cuối đã sẵn sàng.
Bạn cần một cáp RS-232 để nối cổng nối tiếp trên bảng đánh giá với máy chủ. • Thực hiện giao thức truyền thông với thiết lập liên kết phần mềm
Các đờng dữ liệu RX và TX chỉ là 2 đờng đợc yêu cầu để thực hiện biên bản giao thức truyền thông với thiết lập liên kết phần mềm (ví dụ, Xon/Xoff). Các đờng RX và TX giao diện với ngoại vi SCI trên thiết bị ’F240 thông qua một bộ chuyển giao đầu cuối RS-232 các đờng này đợc sử dụng để truyền và nhận dữ liệu đi và đến bộ xử lý chủ.
Chân SCITXD/IO trên thiết bị ‘F240 có nhiệm vụ truyền các dữ liệu không đồng bộ đến bộ xử lý chủ. Chân này đợc nối trực tiếp với đờng RX của cổng nối tiếp
DB-9 (thông qua thiết bị chuyển giao RS-232) và nối với chân 27 của bộ đầu nối I/O (P1).
Chân SCIXD/IO trên thiết bị ’F240 có nhiệm vụ nhận dữ liệu không đồng bộ từ bộ xử lý chủ. Đấu nối chân SCIRXD/IO là loại cáp nối có thể lựa chọn. Khi cáp nhân SCI (JP8) ở vị trí 1-2 thì chân SCIRXD/IO đợc nối với đờng TX của cổng nối tiếp DB-9 (thông qua bộ chuyển giao RS-232). Chân SCIRXD đợc nối với chân 28 của bộ đấu nối I/O (P1) khi cáp nối này đang ở vị trí 2-3.
Bốn cáp nối (JP8-JP11) đợc sử dụng để tạo cấu hình cổng nối tiếp RS-232 trên bảng đánh giá ‘C24x. Khi thực hiện 1 giao thức truyền thông với thiết lập liên kết phần mềm, cổng nối tiếp sẽ thiết lập cấu hình sao cho chỉ có các đờng RX và TX là hoạt động. Các thiết lập cầu nối để tạo cấu hình bảng đánh giá cho 1 liên kết truyền thông đ- ợc chỉ ra trong hình 2-31. Xem (Hình 2-32 trang 75) chỉ ra từng cáp nối có ảnh hởng nh thế nào đến cấu hình phần cứng của cổng nối tiếp trên bảng đánh giá ‘C24x.
Hình 2-31. Cấu hình cáp liên kết giao tác phần mềm Chân 1
Chân 1 Chân 1 Chân 1
JP8, cầu nhận SCI, vị trí 1-2
JP9, cầu cài đặt lại máy chủ, vị trí 1-2 JP10, cầu BIO, vị trí 1-2
JP11, cầu DTR/RTS, vị trí 1-2
• Thực hiện một giao thức truyền thông với thiết lập liên kết phần cứng
Các đờng CTS và RTS có thể đợc sử dụng kết hợp với các đờng RX và TX để thực hiện một giao thức truyền thông có thiết lập liên kết phần cứng. Đờng CTS đợc thiết bị ‘F240 sử dụng thông báo bộ xử lý chủ đã sẵn sàng để dữ liệu đợc truyền đi. Đờng RTS đợc bộ xử lý chủ sử dụng để kiểm tra xem thiết bị ‘F240 đã sẵn sàng để nhận dữ liệu cha.
Chân XF/OPC2 trên thiết bị ‘F240 tạo tín hiệu CTS cho bộ xử lý chủ. Chân này đợc nối với đờng CTS của cổng nối tiếp DB-9 (thông qua bộ chuyển giao RS- 232) và chân 27 của bộ đấu nối I/O (P1).
Các cáp nối DTR/RTS và BIO (JP11 và JP10) phải đợc thiết lập cấu hình thích ứng để chân BIO/IOPC3 trên thiết bị ‘F240 có thể nhận tín hiệu RTS từ bộ xử lý chủ. Cáp DTR/RTS (JP11) phải ở vị trí 2-3 để lựa chọn đờng RTS là đờng hoạt động và cáp BIO (JP10) phải ở vị trí 1-2 để nối chân BIO/IOPC3 trên thiết bị ‘F240 với đờng RTS của cổng nối tiếp DB-9 (thông qua bộ chuyển giao RS-232).
Xem hình 2-32 chỉ ra từng cáp có ảnh hởng nh thế nào đến cấu hình phần cứng của cổng nối tiếp trên bảng đánh giá. Các thiết lập cầu nối để tạo cấu hình bảng đánh giá cho một giao thức truyền thông với thiết lập liên kết phần cứng đợc chỉ ra trong hình 2-32 dới đây.
Hình2-32. Cấu hình cấp trao đổi dữ liệu phần cứng Chân 1
Chân 1 Chân 1 Chân 1
JP8, cầu nhận SCI, vị trí 1-2
JP9, cầu cài đặt lại máy chủ, vị trí 1-2 JP10, cầu BIO, vị trí 1-2
JP11, cầu DTR/RTS, vị trí 1-2