Sơ đồ của bảng đánh giá ‘C24x đợc chỉ ra trong Hình 2-28. Phần này đa ra tổng quan ngắn gọn về các bộ phận chính trên bảng đánh giá ‘C24.
Hình 2-28: Sơ đồ bảng đánh giá (EVM) TMS320F/C24x
Bảng đánh giá ‘C24x đợc cài đặt xung quanh bộ điều khiển ‘F/C240. Thiết bị này hoạt động ở 20MIPS với một thời gian chu kỳ lệnh là 50ns. Nó đợc tối u hoá cho điều khiển động cơ kỹ thuật số và các ứng dụng chuyển đổi điện nguồn. Các đặc điểm chính của thiết bị ‘F/C240 đợc liệt kê dới đây:
• Bộ quản lý sự kiện (EV)
- Ba bộ đo thời gian đa năng 6 chế độ, 16 bit
- Một giao diện xung mã hoá cầu phơng (QEP)
- Bốn bộ thu nạp
• Các bộ chuyển đổi kép analog - digital, 8 kênh, 10 bit • Các ngoại vi giao tiếp đồng bộ và không đồng bộ
• Một môđun đồng hồ vòng-khoá- pha có thể lập trình đợc • 544 từ của bộ nhớ RAM truy cập kép
• 16K từ của bộ nhớ nhanh on-chip
DAC 12 bit, 4 kênh gắn trên bảng (U9) có ở bên trên bảng đánh giá ‘F/C24 để phục vụ cho các mục đích phát triển mã hoá. Bốn thanh ghi kênh DAC và một thanh ghi cập nhật DAC đợc vẽ bản đồ vào trong không gian I/O của thiết bị ‘F/C240. Môđun DAC yêu cầu rằng các trạng thái chờ đợc tạo ra để thao tác thích ứng.
Bảng đánh giá ‘C24x trợ giúp tổng cộng 128K từ của bộ nhớ ngoài on-board. Hai bộ nhớ SRAM 128Kx8bit (U3 và U4) trên bảng đánh giá đợc phân chia theo cách thức sau:
- Bộ nhớ chơng trình ngoài 64K
- Bộ nhớ dữ liệu tại chỗ bên ngoài 32K từ
- Bộ nhớ dữ liệu tổng thể ngoài 32K từ
SRAMs on-board giao diện với các bus dữ liệu và địa chỉ ngoài của thiết bị ‘F/C240. Thời gian truy cập 15ns của các SRAM cho phép thiết bị ‘F/C240 truy cập vào không gian bộ nhớ dữ liệu và không gian bộ nhớ chơng trình ngoài với các trạng thái chờ Zero. Các bản đồ bộ nhớ bảng đánh giá ‘C24x đợc chỉ ra trong hình 2-29.
Bảng đánh giá ‘C24x có cổng nối tiếp DB-9, tơng thích RS-232 đặt trên bảng để phục vụ cho giao tiếp không đồng bộ. Cổng nối tiếp DB-9 (P6) ghép nối với các ngoại vi giao diện truyền thông tuần tự (SCI) trên thiết bị ‘F240 thông qua một thiết bị thu phát RS-232. Cổng nối tiếp này có thể có cấu hình cho các giao thức truyền thông khác nhau cùng với liên kết phần cứng và phần mềm.
Bốn bộ đấu nối 34 chân cho phép truy cập tất cả các tín hiệu tơng ứng trên bảng đánh giá ‘C24x. Tất cả các tín hiệu của các bộ quản lý sự kiện (EV), giao diện ngoại vi tuần tự SPI, và các tín hiệu SCI đợc đa ra bộ đấu nối I/O (P1). Tất cả các tín hiệu Analog, bao gồm cả 4 kênh đầu ra DAC, 16 kênh đầu vào ADC, và điện áp gốc ADC, đợc đa ra đầu nối Analog (P2). Các tín hiệu bus dữ liệu và địa chỉ ngoài có thể đợc tìm thấy ở bộ đấu nối địa chỉ/dữ liệu (P3). Các tín hiệu điều khiển giao diện bộ nhớ ngoài đợc đa ra đầu nối điều khiển (P4).
Cổng mô phỏng P5, phù hợp với tiêu chuẩn IEEE 1149.1, cho phép bảng đánh giá ‘C240 đóng vai trò nh là một bảng chính tiêu của bộ mô phỏng XDS. Bộ mô phỏng XDS510PP mà có trong EVM hoạt động nh là một giao diện chính giữa bộ gỡ rối và bảng đánh giá ‘C24.