Thiết kế ‘C24x đợc dựa trên cấu trúc Harvard tiên tiến. ‘C24x có các không gian đa bộ nhớ có thể truy cập trên 3 bus song song: bus địa chỉ chơng trình (PAB), bus địa chỉ đọc dữ liệu (DARB), và bus địa chỉ ghi dữ liệu (DWAB). Ba bus này truy cập vào các không gian bộ nhớ khác nhau ở các pha khác nhau trong hoạt động của thiết bị. Do các thao tác bus là độc lập, nên có thể truy cập đồng thời cả hai không gian chơng trình và dữ liệu. Trong một chu kỳ máy đã cho, CALU có thể thực hiện tới 3 thao tác bộ nhớ trùng nhau.
Bản đồ địa chỉ ‘C24x đợc tổ chức thành 4 không gian đợc lựa chọn riêng rẽ. • Bộ nhớ chơng trình (64K từ) chứa các lệnh sẽ đợc thực hiện, cũng nh dữ liệu đợc
sử dụng trong quá trình thực hiện chơng trình.
• Bộ nhớ dữ liệu (64K từ) giữ dữ liệu đợc sử dụng bởi các lệnh.
• Bộ nhớ dữ liệu tổng thể (32K từ) sử dụng chung dữ liệu với các thiết bị khác hoặc sử dụng nh là không gian dữ liệu bổ sung.
• Không gian I/O (64K từ) giao diện với các ngoại vi và có thể chứa các thanh ghi on-chip. Các không gian này cung cấp không gian địa chỉ tổng cộng là 224K từ. ‘C24x có bộ nhớ on-chip để trợ giúp hiệu suất và sự kết hợp hệ thống, và các địa chỉ
rộng lớn mà chúng có thể đợc sử dụng cho bộ nhớ bên ngoài và các thiết bị I/O. Một số u điểm của thao tác từ bộ nhớ on-chip là:
• Hiệu suất cao hơn bộ nhớ ngoài • Giá thành thấp hơn bộ nhớ ngoài • Tiêu thụ ít điện năng hơn bộ nhớ ngoài
Ưu điểm của thao tác từ bộ nhớ ngoài chính là khả năng truy cập vào một không gian địa chỉ lớn hơn.
Các bản đồ bộ nhớ đợc chỉ ra trong Hình 2-6 là chung cho tất cả các thiết bị ‘C24x; tuy nhiên từng loại thiết bị có bản đồ bộ nhớ riêng của mình. Các thiết bị ‘C24x có các kết hợp khác nhau của bộ nhớ on-chip và các ngoại vi.
Hình 2-6: Bản đồ bộ nhớ chung cho các bộ điều khiển DSP‘C24x