II. Hệ thống REC (Radar electronic cabin)
5. Bộ xử lí dữ liệu (Data Processor )
5.2.1 Giao diện chuẩn (Standard Interfaces)
Đây là các giao diện có sẵn trong bộ xử lí dữ liệu mà có thể đợc sử dụng cho các chức năng chuẩn nh giao diện với các sự kiện trong thời gian thực và mạng cục bộ. Có ba giao diện chuẩn có sẵn trong bộ xử lí dữ liệu là:
- Bộ định thời có thể lập trình đợc - Khối tạo dạng bản tin đầu vào - Giao diện mạng chính
5.2.1.1. Bộ định thời có thể lập trình đợc (Programable Timing Generator - PTG)
Bảng mạch in PTG là một giao diện của bộ xử lí MPU-1. Nó nhận các bản tin từ MPU-1 (khối điều khiển PTG phát ra các sự kiện định thời trong chu kì PRT tiếp theo). Các bản tin đợc nhớ vào hai ngăn xếp FIFO (một cho cự li/một cho sự kiện). Bộ định thời PTG gửi các lệnh (cho việc phát các sự kiện theo thời gian) trên một bus, một mã 0 ữ15, trong chu kì lặp xung PRT, khi mà cự li đợc lập trình của sự kiện bằng cự li hiện thời. Thông tin về cự li hiện thời đợc tạo ra tới bộ định thời PGT qua bảng mạch IMF.
Các bản tin đợc gửi từ MPU-1 tới mạch PTG đợc tạo bởi hai từ đợc ghi trong một nửa bộ nhớ RAM. Bộ nhớ RAM đợc chia làm hai phần cho phép bộ xử lí ghi vào trong một nửa của RAM và đọc bản tin đợc ghi vào trong nửa còn lại và chuyển chúng tới FIFO. Vai trò của hai nửa này đợc chuyển đổi trong mọi PRT.
Bùi Tiến Trung ĐT8 - K45 - 76 -
Bộ MPU-1 giao tiếp với PTG bởi tín hiệu IOF. Nó đánh địa chỉ PTG qua bus ADDA và giao tiếp với nó. Các bit ADDA 10 ữ15 đợc so sánh với mức HLEV3. Các bit ADDA phải tơng đơng với HLEV3 thì việc giải mã IOF đợc gửi lên bus dữ liệu DABU có thể thực hiện .
Xung CPI- trigger và thời gian cơ sở Time Base Reset cũng đợc phát bởi bộ định thời PTG. Xung TBR có mục đích là khởi tạo bộ đếm cự li trên khối tạo bản tin đầu vào IMF để tạo nên lần quét mới đầu tiên.
5.2.1.2. Khối tạo dạng bản tin đầu vào (IMF : Input Messages Formatter)
Hình 5.3 Khối tạo dạng bản tin đầu vào
Bảng mạch in IMF là một giao diện của bộ vi xử lí MPU-1. Nhiệm vụ chính của nó là đa tới các sự kiện xảy ra trong thời gian thực bên ngoài bộ xử lí dữ liệu. Các sự kiện có thể là việc tách mục tiêu, là sự xuất hiện của xung phát thay đổi góc phơng vị ACP hay xung chính bắc.
Thông tin trong các sự kiện theo thời gian sẽ đợc truyền theo một khuôn dạng chuẩn. Khuôn dạng này chỉ ra hai từ mã 16 bit . Từ thứ nhất chứa một mã và thông tin tổng hợp về một tình huống cụ thể, từ còn lại là thời gian đến của sự kiện. Có 7 sự kiện theo thời gian. Các bản tin liên quan tới chúng đợc chứa trong một ngăn xếp FIFO có dung lợng 64word x 32 bit. Đầu ra của bộ FIFO đợc truyền tới MPU-1 bằng truy nhập trực tiếp DMA hoặc bằng ngắt chơng trình phụ thuộc vào loại sự kiện.
Bùi Tiến Trung ĐT8 - K45 - 77 -
Các phần tạo thành khối IMF đợc mô tả nh sau:
Bộ đếm cự li và bộ phát xung clock
Bộ đếm cự li gắn trên bản mạch IMF đợc định thời theo xung clock của radar 2CKRAD (T=1/2 rb). Xung clock có thể đợc phát bằng nguồn thạch anh bên trong hoặc đến từ một nguồn khác bên ngoài. Bộ đếm đợc khởi động bằng tín hiệu khởi động theo thời gian. Khối đếm này đa ra dữ liệu về cự li và các xung đồng hồ cần cho các giao diện của bộ vi xử lí MPU-1.
Điều khiển ghi và mức logic u tiên
Khối này nhận tới 8 yêu cầu ghi (trong đó 7 là các sự kiện thời gian xảy ra bên ngoài và 1 sự kiện là từ IMF). Khi mà xuất hiện hơn một yêu cầu thì khối này thiết lập một mức u tiên để phục vụ các yêu cầu. Các yêu cầu có mức u tiên giảm dần từ RQ1 đến RQ8 (RQ1 là yêu cầu có mức u tiên cao nhất). Khi có các tín hiệu REQ thì logic u tiên sẽ truyền một tín hiệu nhận biết ACK đi. Khi một sự kiện đợc ghi vào FIFO thì yêu cầu REQ tơng ứng của nó sẽ đi đến khối tạo bản tin đầu vào IMF. Nếu nh không có một tín hiệu yêu cầu REQ nào khác có mức u tiên cao hơn xuất hiện thì tín hiệu nhận biết ACK sẽ đợc phát bởi bộ IMF và hai từ nhớ 16 bit đợc đọc từ thiết bị ngoại vi đợc ghi vào trong bộ FIFO theo dạng sau:
- Một mã sự kiện đợc đa tới bởi khối điều khiển ghi và logic u tiên và một dữ liệu tơng ứng với sự kiện (MEBUS 3-15) đợc ghi vào bộ chứa sự kiện EVENT FIFO.
- Trong ngăn xếp cự li RANGE FIFO, thời gian tới của sự kiện sẽ đợc ghi lại. Cả hai thông tin đợc ghi với một tín hiệu điều khiển SIN đợc phát bởi bộ điều khiển ghi và logic u tiên.
Hai từ 16 bit trong FIFO đợc gửi lên trên bus dữ liệu DABU( 0ữ15) một cách liên tục, đầu tiên là cự li sau đó là sự kiện. Do vậy tất cả mọi sự kiện ghi trong FIFO đợc truyền qua máy tính với nhau với thời gian mà trong đó sự kiện xảy ra suốt cả chu kì PRT. Việc truyền hai từ nhớ này từ FIFO đợc thực hiện bởi tín hiệu SOUT từ khối giải mã IOF (chức năng vào/ra)và nhận dạng địa chỉ.
Nhận dạng địa chỉ và giải mã IOF
Khối này nhận ra các địa chỉ của chúng khi chúng đợc gửi bởi MPU-1. MPU- 1 sử dụng bus địa chỉ ADDA 0ữ15 để gửi địa chỉ khối tạo bản tin đầu vào và IOF. Các bit 3-15 của ADDA đợc sử dụng để gửi địa chỉ IMF còn các bit 0-2 đợc sử dụng để gửi địa chỉ IOF. Địa chỉ IOF thu đợc sẽ đợc giải mã bởi khối này.
Phần chính của IOF nhận đợc bởi IMF đợc dùng nh sau: - Nạp các địa chỉ DMA ban đầu
- Lập trình chế độ trao đổi (dùng DMA hoặc dùng ngắt chơng trình) của các sự kiện khác nhau.
- Cho phép các mã sự kiện và thời gian đến của mã sự kiện vào bus dữ liệu để cho các thông tin này tới bộ vi xử lí MPU-1.
Logic điều khiển chuyển đổi giữa DMA/Interupt (ngắt)
Khối này quản lí thông tin vận chuyển từ FIFO tới bộ nhớ MPU-1. Nó có các khối logic đợc lập trình có thể xử lí mọi dữ liệu và định thời cần thiết để chuyển
Bùi Tiến Trung ĐT8 - K45 - 78 -
đổi các sự kiện trong một DMA hoặc một chơng trình ngắt. Ban đầu bảng mạch in IMF đợc lập trình bởi MPU-1 để các sự kiện khác nhau có thể đợc giao tiếp với MPU-1 (bởi DMA hay bởi ngắt chơng trình). Khi thông tin đợc truyền bởi DMA, khối này sẽ gửi tín hiệu yêu cầu truy nhập DMA REQ qua bus điều khiển và đa tới bus địa chỉ (ADDA) với các địa chỉ khác nhau bắt đầu từ địa chỉ ban đầu đợc lập trình bởi MPU-1. Khi dữ liệu là để chuyển đổi với MPU-1 bằng các chơng trình hoặc ngắt, khối này sẽ gửi tín hiệu ngắt INTU qua bus điều khiển. Sau đó MPU-1 sẽ nhảy tới thủ tục ngắt có chơng trình ngắt và sẽ gửi một mã IOF thích hợp để đọc thông tin từ FIFO.
Ngăn xếp FIFO cự li và sự kiện
Hai bộ FIFO nhận tín hiệu shift-in (là các tín hiệu SIN từ khối logic u tiên và điều khiển ghi) và tín hiệu shift-out (SOUT từ khối giải mã IOF và nhận dạng địa chỉ) . Bộ FIFO gửi ra ngoài tín hiệu IR (Input Ready) để thông báo là FIFO cha đầy và có thể nhận thêm dữ liệu nếu có. Khi tín hiệu IR ở mức thấp thì nó chỉ ra rằng FIFO đã đầy . Tín hiệu OR (Output Ready) từ khối FIFO thông báo rằng có một từ trong FIFO sẵn sàng truyền đi.
5.2.1.3. Giao diện mạng chính MNI (Main Network Interface - MNI)
Bảng mạch in MNI là một giao diện vào ra của MPU-1 và nó có thể gửi địa chỉ thông qua bus dữ liệu ADDA. Bảng mạch in MNI đóng vai trò trong việc kết nối giữa bộ xử lí dữ liệu và các thiết bị ngoại vi (nh bảng điều khiển, máy phát, CMS,SDP, bộ xử lí dữ liệu của kênh khác).
Thông qua các cổng giao tiếp giao diện chính MNI sẽ trao đổi dữ liệu với các đối tợng sử dụng hay các khối. Dữ liệu có thể là báo cáo mục tiêu, các cảnh báo, các trạng thái, điều khiển và các tín hiệu.
Giao diện MNI đợc chia thành các phần chính sau:
- Giao diện MPU-1, bộ giải mã IOF, bộ định thời và logic mã hoá địa chỉ - Bộ nhớ chia sẻ(bộ nhớ dùng chung)
- Logic cấp phát bộ nhớ dùng chung
- Bộ xử lí điều khiển đờng nối tiếp, bộ giải mã, bộ phát định thời và mã hoá địa chỉ
- Các khối điều khiển nối tiếp - Giao diện nối tiếp
- Giao diện và điều khiển mạng ETHERNET
Giao diện MPU-1, bộ giải mã IOF, bộ định thời và logic mã hoá địa chỉ
Giao diện MPU-1 là phần logic chính cho phép trao đổi dữ liệu giữa MNI và bộ xử lí MPU-1. Khối này cho phép nhận dạng địa chỉ MNI khi chúng đợc gửi bởi MPU-1 để thông tin với MNI. Việc giao tiếp giữa MPU-1 và MNI đợc thực hiện bởi IOF. Khi việc nhận dạng một địa chỉ đợc hoàn tất khối này sẽ thực hiện giải mã IOF gửi bởi MPU-1 và phát tín hiệu điều khiển cần thiết cho hoạt động của bộ MPU-1.
Bus địa chỉ của MPU-1 chỉ có 16 bit. Nhng để gửi địa chỉ tới bộ nhớ dùng chung thì lại cần 18 bit. Để khắc phục nhợc điểm này, một bộ logic và chuyển mã địa chỉ đợc sử dụng để đa ra một địa chỉ 18 bit cần có.
Bùi Tiến Trung ĐT8 - K45 - 79 -
Bộ nhớ dùng chung
Dữ liệu đợc trao đổi đến và đi từ MNI đợc lu trong bộ nhớ dùng chung. Có ba đối tợng sử dụng bộ nhớ này đó là: ETHERNET, SERIAL LINES-ADSP và MPU- 1.
MNI gắn kiền với bộ nhớ dùng chung có dung lợng 256word x 16 bit. Mạng Ethernet 1&2, ADSP 2100 serial line Controller và MPU-1 sử dụng chung bộ nhớ này để trao đổi dữ liệu đến và đi từ các thiết bị nói trên.
Bộ nhớ này đợc đọc hoặc ghi bởi một trong các đối tợng trên theo quyền truy nhập đợc cấp phát bởi bộ cấp phát quyền truy nhập Shared Memory Arbitration Logic.
Địa chỉ đầu vào tới bộ nhớ dùng chung luôn đợc cấp bởi bộ MPU-1 bất chấp việc một trong ba đối tợng trên yêu cầu quyền cấp phát. Các tín hiệu OE (output enable) và WE (write enable) đợc cấp phát bởi bộ Shared Memory Arbitration Logic.
Khối logic cấp phát quyền truy nhập bộ nhớ dùng chung (Shared Memory Arbitration Logic)
Để quản lí việc u tiên truy nhập bộ nhớ dùng chung, MNI đợc cung cấp khối cấp phát quyền truy nhập bộ nhớ dùng chung.
Khối logic này quản lí yêu cầu đọc/ghi của ba đối tợng sử dụng đợc nêu trên đối với bộ nhớ dùng chung. Việc cấp quyền truy nhập bộ nhớ dùng chung dựa trên các logic sau:
- Khi không có yêu cầu nào, bus địa chỉ vào IAB( input address bus) IAB 0ữ17 và bus dữ liệu IDB 0ữ15 tới bộ nhớ dùng chung đợc cấp cho bộ xử lí MPU-1
- Nếu có bất kì xung đột nào (đồng thời có hơn một đối tợng truy nhập) thì chúng sẽ đợc giải quyết nh sau:
+ u tiên thứ nhất - truy nhập nối tiếp + u tiên thứ hai - truy nhập Ethernet + u tiên thứ ba - truy nhập MPU-1
Bộ xử lí điều khiển đờng nối tiếp, bộ giải mã, bộ định thời, chuyển mã địa chỉ
Phần quan trọng nhất của khối này là bộ xử lí điều khiển đờng nối tiếp. Nó có bộ vi xử lí có chơng trình hoạt động và bộ nhớ chơng trình riêng nhng bộ nhớ dữ liệu của nó lại là bộ nhớ dùng chung với giao diện chính MNI. Thông tin đến và đi từ nó trên bus dữ liệu IDB.
Khối này giải mã các hoạt động mà nó phải thực hiện và phát tín hiệu điều khiển và tín hiệu định thời cần thiết cho các hoạt động. Nó cũng phát các tín hiệu cần thiết để gửi cho bộ logic cấp phát quyền truy nhập bộ nhớ dùng chung khi nó phải truy nhập vào bộ nhớ dùng chung. Ngợc lại nó cũng thu các tín hiệu điều khiển từ bộ cấp phát quyền truy nhập bộ nhớ dùng chung.
Dung lợng địa chỉ của bộ vi xử lí đợc sử dụng trong khối này chỉ là 14 bit. Nhng bộ nhớ dùng chung cần địa chỉ 18 bit nên bộ chuyển mã địa chỉ sẽ khắc phục vấn đề này bằng việc cung cấp một dịa chỉ 18 bit có 14 bit địa chỉ trong khối này.
Bùi Tiến Trung ĐT8 - K45 - 80 -
Các bộ điều khiển nối tiếp
Các bộ điều khiển nối tiếp có khả năng quản lí thông tin nối tiếp theo bốn đ- ờng nối tiếp. Thực tế là có hai bộ điều khiển nối tiếp mỗi bộ quản lí hai đờng nối tiếp. Dữ liệu gửi ra ngoài bằng đờng nối tiếp từ bộ nhớ dùng chung và dữ liệu thu từ các đờng nối tiếp lại đợc gửi đến bộ nhớ này . Dữ liệu nối tiếp đến và đi từ bộ điều khiển nối tiếp sẽ đi qua giao diện nối tiếp (Serial Interface)
Giao diện nối tiếp (Serial Interface)
Khối giao diện nối tiếp Serial line interface cung cấp bốn đầu ra nối tiếp trong hệ thống giao diện EIA RS-232 hoặc RS-442 để tạo giao diện với các đối tợng sau:
- Pannel điều khiển
- Bộ xử lí dữ liệu của kênh khác - Máy phát
- Bộ phát ảnh Scenario Generator
Bộ điều khiển Ethernet và giao diện Ethernet
Logic Ethernet và giao diện trong MNI có đợc bằng việc sử dụng hai bộ điều khiển giao tiếp 82586 (82586 Local Communication Controllers) và hai thành phần giao diện nối tiếp Ethernet 82501 (82501 Ethernet Serial Interface). Các thành phần đều thuộc lớp 1 (lớp kết nối dữ liệu) và lớp 2 (lớp vật lí) của chuẩn Ethernet 802.3
Bộ 82586 là một bộ xử lí kết hợp LAN thông minh có sử dụng giao thức CSMA/CD (truy nhập đa sóng mang có phát hiện đụng độ).
Các chức năng của 82586 nh sau: - Quản lí giao thức CSMA/CD - Tạo khung
- Tạo và tháo gỡ các mào đầu thích hợp - Tạo địa chỉ nguồn
- Tạo các mã CRC và kiểm tra - Tốc độ baud 10 Mbit/s
Bộ 82586 với quá trình xử lí có khả năng thực hiện việc khôi phục hoạt động của khối dữ liệu có lỗi trạng thái hay lỗi va chạm khung. Bộ 82586 với bộ điều khiển DMA bên trong có thể quản lí đờng kết nối với bất kì một đối tợng nào truyền dữ liệu đồng thời trên bốn kênh. Tốc độ truyền trên mạng Ethernet có thể đạt tới 4Mbyte/s.
Trong card MNI dữ liệu đợc truyền trên mạng Ethernet đợc truyền qua bộ nhớ dùng chung. Bộ nhớ dùng chung đợc sử dụng nh một bộ nhớ dữ liệu để MPU-1 lu và lấy dữ liệu để chuyển hay nhận trên đờng truyền nối tiếp hay mạng Ethernet. Việc quản lí truy nhập bộ nhớ dùng chung đối với bộ điều khiển Ethernet 82586 đợc thực hiện bởi khối logic cấp phát bộ nhớ dùng chung.
Dữ liệu trao đổi giữa bộ nhớ dùng chung và bộ điều khiển Ethernet ở hai dạng:
- Dạng byte - Dạng word
Bùi Tiến Trung ĐT8 - K45 - 81 -
Hai bộ điều khiển Ethernet có thể cấp phát 24 bit địa chỉ (A0ữ23) và có thể truy nhập vào 16 Mbyte của bộ nhớ . Có thể xảy ra khả năng cả hai bộ xử lí kết hợp LAN truy nhập vào toàn bộ bộ nhớ dùng chung mà không yêu cầu việc chuyển mã địa chỉ thông qua ADSP hay MPU-1.