II. Hệ thống REC (Radar electronic cabin)
5. Bộ xử lí dữ liệu (Data Processor )
5.1.5. Bộ nhớ cổng kép DPM (Dual port memory)
DPM thể hiện cho việc mở rộng bộ nhớ dữ liệu và đợc sử dụng bởi cả hai bộ xử lí MPU-1, MPU-2. DPM đợc cấu tạo từ các bộ nhớ RAM, EPROM, EEPROM.
Bộ nhớ RAM đợc sử dụng nh bộ nhớ dữ liệu tạm thời. Bộ nhớ EEPROM đảm bảo dữ liệu không bị mất đi khi tắt máy còn bộ nhớ EPROM đợc sử dụng để lu các tham số cài đặt chuẩn.
Bảng mạch DPM cho phép khả năng mở rộng địa chỉ của bộ vi xử lí MPU-1 (64K với 16 bit từ bus địa chỉ ADDA) lên tới 1 Mb. Dung lợng nhớ địa chỉ cực đại của DPM là 256 Kword.
Trong bộ nhớ này chỉ có 16K đầu tiên là địa chỉ trực tiếp còn phần còn lại là địa chỉ theo kiểu chuyển mã( gián tiếp).
Các địa chỉ gián tiếp đợc tổ chức theo các 8 bit đợc sử dụng nh một chip lựa chọn (CS) và 15 bit địa chỉ của bộ nhớ dữ liệu. Do đó bộ nhớ đợc tổ chức thành 8 bank mỗi bank là 32 K.
Toàn bộ dung lợng 256K không đợc sử dụng hết cho bộ nhớ cổng kép DPM. Vì bộ nhớ là sự kết hợp của 64K RAM, 64K EPROM, 16K EEPROM nên chỉ 7 bank sẽ đợc sử dụng và không phải là tất cả 32K. Do đó dung lợng tổng của bộ nhớ là 144Kword.
Khối logic định thời và quyết định của DPM sẽ đa ra các mức u tiên truy nhập tới bộ vi xử lí chủ (MPU-1) với bộ vi xử lí tớ (MPU-2) .
MPU-2 chỉ giành đợc quyền truy nhập khi không có một yêu cầu truy nhập nào từ MPU-1. Trớc khi MPU-2 nhận đợc quyền truy nhập, nó phải duy trì một khoảng thời gian cho một chu kì lệnh, nếu yêu cầu là do MPU-1 đa đến trong khi Bùi Tiến Trung ĐT8 - K45 - 75 -
MPU-2 đã giành quyền truy nhập thì MPU-1 phải đợi đến khi MPU-2 kết thúc truy nhập.
Từ bộ logic quyết định và định thời sẽ đa ra một tín hiệu SEL, nó ra lệnh cho một bộ ghép địa chỉ để chọn MPU-1 hay MPU-2 cho quá trình truy nhập bộ nhớ. Thời gian truy nhập bộ nhớ thay đổi phụ thuộc vào loại bộ nhớ cần truy nhập. Các bộ nhớ EEPROM, RAM và EPROM (48K mã yêu cầu, địa chỉ gián tiếp) có các lần truy nhập khác nhau với 16K đầu tiên không cần chuyển mã (địa chỉ trực tiếp).
Bộ Logic quyết định và định thời sẽ nhận nhiều loại tín hiệu từ MPU- 1&MPU-2 và một trong đó là tín hiệu xoá MCO (Master Clear). Nó đợc phát từ bộ xử lí MPU-1 cho giá trị trạng thái đầu của sự phân phối.
Bộ nhớ gián đoạn bao gồm 64K x 1bit RAM giành riêng đợc định địa chỉ bởi MPU-1 (16 bit từ ADDA).
Logic điều khiển việc ghi và đọc của bộ nhớ gián đoạn đợc đặt trong bảng mạch in ASU để có thể chuyển tới bộ nhớ DPM, tín hiệu OUTAD điều khiển sự lựa chọn đọc và ghi của RAM. Dữ liệu ghi trong RAM đến từ khối dự phòng ASU trên đờng TRAS, trong khi dữ liệu đọc đợc gửi tới ASU qua đờng TRAAD.