Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn 3.2.2.1. Vòng khoá pha ( phase locked loop- PLL)
Vòng khoá pha đóng vai trò quan trọng trong kỹ thuật vô tuyến điện, trong kỹ thuật truyền số liệu cũng như trong kỹ thuật đo lường. PLL được dùng để tổng hợp tần số, để điều chế, giải điều chế tín hiệu…
Nguyên lý hoạt động của PLL được chỉ ra trên hình 3.6. PLL hoạt động theo nguyên tắc vòng điều khiển. Mạch so pha của PLL nhận các tín hiệu fv và fo. So sánh pha và tần số của fo với pha và tần số của fv, tạo ra điện áp sai biệt tương ứng ở ngõ ra, điện áp này được lọc thông thấp và đưa đến ngõ vào điều khiển của mạch VCO sao cho bất kỳ sai biệt nào về tần số hay pha giưa fv và f0 đều được suy giảm liên tục cho đến khi bằng 0, lúc này vòng đã được khoá.
Hình 3-6: Mạch vòng khóa pha PLL cơ bản
Hiện nay có các loại IC PLL chính CMOS 4046B, NE565. NE567 và đặc biệt là NE565( là một vi mạch chuyên dụng cho điều chế và giải điều chế). Với yêu cầu về tần số cỡ 1Mhz, điều chế và giải điều chế FSK, FM lên ta lựa chọn 4046 do khá đa năng và phổ biến. ( NE564 mạnh hơn và nhiều ưu điểm hơn nhưng lại rất khó tìm mua trên thị trường ).
IC CMOS 4046B là mạch PLL thông dụng nổi tiếng.
Bên trong của mạch 4046 chứa hai bộ so pha PC1 và PC2. PC1 có dạng một cổng EX-OR đơn giản, có khả năng chống nhiễu tốt và phải được kích bởi các sóng vuông ở hai đầu vào ( chân 3 và chân 14). PC2 có dạng một mạch hai trạng thái bền kích khởi cạnh bằng tín hiệu logic với ngõ ra ba trạng thái. Mạch PC2 được kích khởi bởi các dạng sóng không đối xứng trên các chân 3 và 14. Mạch PC2 có tần số rất rộng nhưng khả năng chống nhiễu không tốt.
Mạch VCO bên trong được điều khiển bằng điện áp có tầm tần số lên tới 1,3 Mhz. Tần số dao động của mạch VCO được xác định bởi điện áp ngõ vào chân 9,
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
Vi mạch 4046 có thể đựơc sử dụng để điều chế FSK, FM, giải điều chế FSK, FM, BPSK. Vì thế vi mạch này được sinh viên lựa chọn dùng trong việc điều chế và giải điều chế tín hiệu số và tín hiệu tương tự của mạch điện PLC.
3.2.2.2. Điều chế FSK dùng vi mạch CD4046
Đặc tính của mạch VCO tần số dao động của mạch tỷ lệ thuận với điện áp ngõ vào chân 9, điều chế FSK có thể đựơc thực hiện bằng cách lợi dụng đặc tính đó của mạch VCO của 4046.
Khi điện áp ngõ vào ở mức cao (U2) thì tần số ra sẽ lớn (f2) và khi điện áp ngõ vào ở mức thấp (U1) thì tần số ra sẽ thấp (f1). Gía trị của f1, f2 được điều chỉnh bằng điện trở dao động RP1, RP2. Riêng f1 có thể thấp đến O và khi U1 ở mức 0 và R2 lớn đến vô cùng. Như vậy với dữ liệu vào là bit 1 thì tín hiệu ra sẽ có tần số cao f2, và bit 0 sẽ tương ứng với tín hiêụ ra có tần số thấp f1.
Hình 3-7: Sơ đồ điều chế FSK dùng CD4046
Giá trị các linh kiện đựơc chọn như sau:
R1 = 10k R2 = 1k R3 = 4,7k C1 = 1nF RP1 = 10k RP2 = 3,3k CP2 = 55pF
Khi đó, tần số ra tương ứng là f1 = 1070 Khz, f2 = 1220 Khz.
3.2.2.3. Giải điều chế FSK.
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
R1=100K R2=12K R3=1K R4=1K CP0=55pF CP1=10nF RP1=10k RP2=1k RP3=220k CP2=1nF Ec=9v T1=C828 Để giải điều chế FSK ta cũng sử dụng vi mạch 4046.
Trong sơ đồ 3.8, tầng khuếch đại T1 (EC) hoạt động ở chế độ A, làm nhiệm vụ khuếch đại tín hiệu trước khi vào giải điều chế. Tín hiệu từ tầng khuếch đại được đưa vào ngõ vào thứ nhất của hai mạch so pha chân 14, ngõ vào còn lại được nối với ngõ ra của mạch VCO. Mạch so pha 2 được sử dụng chân 13, điện áp ra từ mạch này được cho qua một bộ lọc thông thấp RP3,CP2 rồi đưa đến ngõ vào của VCO. Tần số dao động của mạch VCO được điều chỉnh bởi RP1, RP2 sao cho các giá trị từ fa đến fb và nằm trong khoảng f1,f2 khi điện áp ngõ vào biến thiên từ 0 - Ec.
Hình 3-8: Sơ đồ giải điều chế FSK dùng CD4046
Khi tín hiệu vào có tần số f2 (của), f2>fvco nên điện áp ra của mạch so pha hai chân 13 sẽ ở mức cao,tương ứng thì điện áp ra của giải điều chế chân 10 cũng lên mức cao, như vậy ta sẽ có tín hiêụ là bit 1. Khi tín hiêụ vào có tần số f1 (thấp) thì quá trình sẽ ngược lại, điện áp ra của giải điều chế sẽ xuống mức thấp, như vậy ta sẽ có tín hiêụ là bit 0.
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên http://www.lrc-tnu.edu.vn
Hình 3-9: Dải tần sử dụng cho thử nghiệm FSK
Bt: Khoảng cách biến thiên của tần số VCO máy thu. Bp: Khoảng cách biến thiên của tần số VCO máy phát.
Sơ đồ FSK có khả năng chống nhiễu rất tốt, tốt hơn ASK rất nhiều. Tuy lúc thử nghiệm có các thiết bị điện gây nhiễu mạnh cùng hoạt động như máy khoan, máy tính, máy sấy… nhưng tín hiệu ra không thấy bị ảnh hưởng.
Sơ đồ FSK ở trên có nhược điểm là kém ổn định,dễ bị dịch tần số và gây lỗi truyền dẫn. Nếu khoảng cách giữa hai tần số phát f1,f2 (Bp) hẹp thì vi mạch dao động của cả bên phát và thu là mạch RC, khả năng ổn định kém nên dễ bị dịch tần và gây lỗi. Còn nếu khoảng cách f1, f2 (Bp) lớn thì băng thông chiếm dụng cũng lớn hơn và còn bị ảnh hưởng của bộ lọc thông dải, bộ lọc thông dải LC là mạch lọc cộng hưởng nên dải lọc khá hẹp và sẽ làm ảnh hưởng đến tín hiệu có băng thông lớn. Tốc độ tối đa của dữ liệu cho phépvới sơ đồ mạch trên là khoảng 12kbps, đến mức đó thì chất lượng dữ liệu bắt đầu bị giảm sút. Qua việc thử nghiệm với các dải tần từ 700khz đến 1200 khz thì thấy, vấn đề của FSK dùng 4046 là tốc độ cho phép thấp và kém ổn định.