C thường được quy định như điện dung của lớp ơ xít trín một đơn vị độ rộng kính dẫn âc giâ trị điện dung không tuyến tính của tiếp giâp pn
3.6PHĐN CỰC CHO TRANSISTOR HIỆU ỨNG TRƯỜNG.
f) Câc thông số của JFET.
3.6PHĐN CỰC CHO TRANSISTOR HIỆU ỨNG TRƯỜNG.
a) Sự phđn cực.
Phđn cực cho mạch FET lă xâc định sự hoạt động của mạch khi khơng có bất kỳ tín hiệu văo năo đặt văo mạch. Trạng thâi hoạt động của mạch như vậy được gọi lă trạng thâi tĩnh [quiescent] của mạch. Đối với mạch khuyếch đại, việc phđn cực chủ yếu lă xâc định dòng mâng tĩnh vă điện âp ra tĩnh.
Xĩt mạch khuyếch đại ở hình 3.30, rõ răng lă dịng mâng tĩnh được xâc định bởi điện trở mâng RL vă họ đặc tuyến V-A của FET. Từ câc họ đặc tuyến ra của FET, ta thấy rằng quan hệ giữa dịng mâng vă điện âp mâng lă khơng tuyến tính. Thực vậy, ở phần đặc tuyến mă ta thường sử dụng (vùng bêo hòa), dòng mâng lă độc lập với điện âp mâng nín điều năy sẽ lăm cho việc xâc định điều kiện tĩnh
phức tạp hơn. Một phương phâp giải quyết vấn đề năy lă dùng kỹ thuật đồ thị, còn được gọi lă kỹ thuật đường tải. Mặc dù dòng điện chảy qua điện trở tải vă FET lă không dễ xâc định, nhưng
điện âp đặt ngang qua chúng phải lă tổng điện âp giữa hai đường nguồn cung cấp (VDD - VSS). Điện âp ngang qua FET được xâc định bởi họ đặc tuyến ra của FET vă điện âp phđn cực VGS. Từ câc họ đặc tuyến ra của FET, có thể thấy rằng, dạng cơ bản của họ đặc tuyến ra của FET lă giống nhau, sự khâc nhau lớn nhất lă giâ trị điện âp đặt văo cổng VGS. Khi có dịng điện chảy qua FET vă cũng chảy qua điện trở tải sẽ tạo ra sụt âp trín chúng. Điện âp trín cực mâng của FET có thể xâc định theo biểu thức:
VDS = VDD - IDRL.
Để xâc định đường tải, ta hêy tính điện âp trín cực mâng của FET (VDS) theo câc giâ trị khâc nhau của dòng mâng (IDS). Khi dòng mâng bằng 0, thì sẽ khơng có sụt âp trín điện trở tải vă điện âp mâng sẽ đơn giản lă điện âp nguồn cung cấp VDD. Khi dịng mâng IDS tăng lín, thì điện âp mâng VDS giảm, độ dốc của đường thẳng sẽ lă nghịch đảo của điện trở tải RL. Điều kiện lăm việc thực tế của mạch phải thỏa mên cả hai quan hệ giữa dòng mâng vă điện âp mâng lă quan hệ ở họ đặc tuyến ra vă quan hệ ở đường tải. Để xâc định điều kiện năy, cần phải vẽ cả hai đặc tuyến như ở hình 3.31. Đường thẳng trong hình được gọi lă đường tải, nó cho biết ảnh hưởng của điện trở tải lăm giảm điện âp mâng. Sự giao chĩo của đường tải với một trong những đặc tuyến ra sẽ tương ứng với điểm mă tại đó cả hai quan hệ trín lă được thỏa mên. Chẳng hạn, xĩt điểm A trín đường tải ở hình 3.31, đồ thị cho biết rằng nếu VGS được thiết lập tại giâ trị VGS(A) , thì dịng
mâng sẽ lă ID(A) vă điện âp mâng (cũng chính lă điện âp ra của mạch khuyếch đại) sẽ lă VDS(A). Đồ thị ở hình 3.31 giúp ta thấy được ý nghĩa của đường tải để lưu ý rằng khi điện âp đặt ngang qua FET cộng với điện âp ngang qua RL phải bằng với điện âp nguồn cung cấp VDD, khoảng
câch từ điểm 0 đến VDS(A) tương ứng với điện âp đặt ngang qua FET, vă khoảng câch từ VDS(A) đến VDD tương ứng với điện âp sụt trín điện trở tải.
Khi điện âp đặt văo cổng tăng lín đến giâ trị
VGS(B), thì dịng mâng sẽ tăng lín vă điện âp
mâng sẽ giảm xuống, như được chỉ dẫn bởi điểm B trín đặc tuyến. Do vậy, đường tải mơ tả dịng mâng vă điện âp mâng thay đổi theo câc giâ trị khâc nhau của điện âp cổng. Đồ thị ở hình 3.31 mơ tả câc đặc tuyến của một mạch khuyếch đại với một giâ trị RL đê cho. Nếu giâ trị điện trở tải thay đổi thì độ dốc của đường tải sẽ thay đổi, đo đó lăm ảnh hưởng đến đặc tính của mạch khuyếch đại. Trong thực tế, người thiết kế thường phải đối diện với vấn đề chọn một giâ trị cho RL để có hiệu suất tối ưu nhất. Để lăm được điều năy, cần phải xâc định điểm lăm việc tương ứng với vị trí trín đặc tuyến ở câc điều kiện tĩnh. Vì vậy, khi thiết kế mạch ứng dụng, thường phải bắt đầu với họ đặc tuyến ra của FET vă xâc định giâ trị của điện trở tải bằng câch chọn lựa điểm lăm việc lý tưởng cho mạch. Ví dụ, giả sử sẽ chọn điểm lăm việc tương ứng với điểm A trín hình 3.31, một đường thẳng sẽ được vẽ tiếp theo qua điểm được chọn đến vị trí VDD trín trục ngang vă tạo thănh đường tải. Giâ trị của RL cần thiết có thể suy ra bằng câch tính độ dốc của đường tải đó. Khi biết điểm lăm việc thì sẽ biết giâ trị điện âp cổng yíu cầu, vă mạch phđn cực cần thiết phải được thiết kế theo điện âp cổng đó.
Điểm lăm việc xâc định trạng thâi tĩnh của mạch vă như vậy sẽ định được dòng mâng tĩnh vă điện âp ra. Khi đặt một tín hiệu nhỏ văo lối văo của mạch, thì sự biến đổi ở điện âp cổng sẽ lăm cho điểm lăm việc của mạch di chuyển dọc trín đường tải theo cả hai phía của điểm lăm việc tĩnh. Nếu tín hiệu văo lớn đâng kể, thì sẽ lăm cho hoạt động của mạch chuyển văo vùng ohmic (vùng tuyến tính) hoặc đến giới hạn như điện âp ra đạt tới điện âp nguồn cung cấp. Cả hai trạng thâi đó sẽ lăm mĩo dạng tín hiệu ra.
(*) Mạch phđn cực cố định:
Hình 3.32a lă mạch phđn cực đơn giản nhất cho JFET kính-n, được gọi lă mạch phđn cực cố định, nó lă một trong số cấu hình phđn cực cho FET có thể được giải trực tiếp bằng câch dùng phương phâp tính trực tiếp hay bằng phương phâp đồ thị. Mạch cho ở hình 3.32a bao gồm câc mức điện âp ac Vi vă Vo, vă câc tụ ghĩp (C1 vă C2). Câc tụ ghĩp lă “hở mạch” đối với tín hiệu dc vă có trở khâng thấp (thực chất lă ngắn mạch) đối với tín hiệu ac. Điện trở RG để đảm bảo tín hiệu văo Vi có tại lối văo của mạch khuyếch đại FET đối với tín hiệu ac.
Ở chế độ dc, ta có:
IG ≅ 0A vă V IGRG 0
G
R = = V.
Sụt âp qua RG bằng 0, cho phĩp thay thế RG bằng mạch tương đương như ở hình 3.32b, được vẽ lại theo chế độ dc. Âp dụng định luật Kirchhoff’s theo điện âp của vịng mạch theo chiều kim đồng hồ ở hình3.32b, ta có:
GG
GS V
V = − (3.54) Do VGG lă nguồn dc cố định, điện âp VGS có giâ trị khơng đổi nín mạch có tín gọi lă mạch phđn Do VGG lă nguồn dc cố định, điện âp VGS có giâ trị khơng đổi nín mạch có tín gọi lă mạch phđn
cực cố định.
Giâ trị dòng mâng được xâc định hoăn toăn trực tiếp qua tính tơn theo phương trình Shockley’s đê biết ở phương trình (3.47):
2P P GS DSS D V V 1 I I = ⎜⎜⎝⎛ − ⎟⎟⎠⎞
Do VGG lă nguồn dc cố định, điện âp VGS có giâ trị khơng đổi nín mạch có tín gọi lă mạch phđn
cực cố định.
Giâ trị dòng mâng được xâc định hoăn toăn trực tiếp qua tính tơn theo phương trình Shockley’s đê biết ở phương trình (3.47):
2P P GS DSS D V V 1 I I = ⎜⎜⎝⎛ − ⎟⎟⎠⎞
Phương phâp phđn tích bằng đồ thị dựa văo đặc tuyến truyền đạt của FET. Bằng câch chọn câc giâ trị của VGS tại câc điểm, ta sẽ vẽ (adsbygoogle = window.adsbygoogle || []).push({});
được đặc tuyến truyền đạt, chẳng hạn, chọn:
VGS = VP / 2, ta sẽ có dịng mâng tương
ứng lă: IDSS / 4. Quan hệ iD = f(vGS) được vẽ như ở hình 3.33a.
Giâ trị không đổi của VGS được vẽ thănh một đường dọc tại:
VGS = - VGG.
Tại điểm bất kỳ trín đường dọc, trị số của VGS lă - VGG vă trị số của ID phải
Điểm giao chĩo của hai đường lă nghiệm chung của mạch - thường được xem như điểm lăm việc tĩnh [Quiescent operating point]. Trị số ID tĩnh được xâc định bằng câch gióng đường ngang từ điểm Q đến trục ID như ở hình 3.33b, đó chính lă giâ trị:IDQtrín đồ thị.
Điện âp mâng-nguồn của mạch ra cùng được xâc định bằng câch âp dụng định luật Kirchhoff’s theo điện âp như sau:
+ VDS + IDRD - VDD = 0 vă VDS = VDD - IDRD (3.55) Theo mạch hình 3.32, ta có: VS = 0V (3.56) VDS = VD - VS hay VD = VDS (3.57) Mặt khâc, ta cũng có: VGS = VG - VS hay VG = VGS (3.58) Mạch phđn cực cố định yíu cầu hai nguồn cung cấp, nín ít được sử dụng trong thực tế.
(**) Mạch tự phđn cực [self-bias configuration].
Mạch tự phđn cực loại trừ việc cần phải có hai nguồn cung cấp dc ở mạch phđn cực cố định. Việc điều khiển điện âp cổng-nguồn được xâc định bằng điện âp trín điện trở RS được nối văo
cực nguồn như mạch ở hình 3.34a.
Ở chế độ dc, câc tụ có thể được thay bằng “mạch hở” tương đương vă điện trở RG được thay bởi một ngắn mạch tương đương, vì IG = 0A. Dẫn đến mạch hình 3.34b cho chế độ dc.
Dòng qua RS lă dòng nguồn IS, nhưng IS = ID nín ta có:
SD D S
R I R
V =
Đối với vịng khĩp kín đê chỉ ở hình 3.34b, ta tìm được:
SR R GS S R GS V 0 V V V − = ⇒ =− − hay: VGS = - IDRS (3.59) Lưu ý trong trường hợp năy VGS lă một hăm số của dòng ra ID vă có trị số khơng phải lă cố định như ở mạch phđn cực cố định.
Phương trình (3.59) được xâc định bằng cấu hình mạch vă phương trình Shockley’s sẽ cho mối liín hệ giữa câc đại lượng văo vă ra của dụng cụ. Cả hai phương trình liín quan hai biến số như nhau nín sẽ cho phĩp tìm nghiệm chung của chúng theo cả hai câch: hoặc lă tính trực tiếp hoặc bằng đồ thị.
+ Phương phâp tính trực tiếp có thể nhận được đơn giản bằng câch thay thế biểu thức (3.59) văo phương trình Shockley’s như sau:
2P P S D DSS 2 P S D DSS 2 P GS DSS D V R I 1 I V R I 1 I V V 1 I I = ⎛⎝⎜⎜ − ⎞⎠⎟⎟ = ⎝⎛⎜⎜ −− ⎞⎠⎟⎟ = ⎛⎝⎜⎜ + ⎟⎟⎞⎠
Phương trình trín có thể nhận được ở dạng sau:
0 K I K
ID2 + 1 D+ 2 =
Giải phương trình bậc hai để có nghiệm thích hợp cho ID.
+ Phương phâp đồ thị yíu cầu trước hết lă phải thiết lập đặc tuyến truyền đạt của dụng cụ như cho ở hình 3.35a. Vì biểu thức (3.59) sẽ xâc định một đường thẳng trín cùng một đồ thị, nín ta phải tìm hai điểm trín đồ thị vă vẽ đường thẳng qua hai điểm trín. Điều kiện rõ răng nhất lă âp dụng ID = 0 A, ta sẽ có VGS = 0 V, tức lă xâc định được một điểm trín đường thẳng như ở hình 3.35a. Điểm thứ hai cho phương trình (3.59) u cầu chọn một giâ trị của VGS (hoặc ID), giâ trị tương ứng của đại lượng còn lại được xâc định bằng biểu thức (3.59). Khi có câc giâ trị của ID vă VGS tìm được ở trín, ta sẽ vẽ được đường thẳng có phương trình đường thẳng (3.59). Chẳng
hạn, giả sử ta chọn giâ trị ID bằng một nửa giâ trị dòng bêo hòa, tức lă: 2 I ID = DSS suy ra: 2 R I R I VGS = − D S =− DSS S
Kết quả lă ta có điểm thứ hai cho đường thẳng vẽ như ở hình 3.35b. Đường thẳng xâc định bằng phương trình (3.59) sẽ cắt đặc tuyến truyền đạt của dụng cụ tại điểm tĩnh. Câc giâ trị của ID vă
VGS tại điểm tĩnh đê được xâc định sẽ được dùng để tìm câc đại lượng khâc. Giâ trị của VDS có thể được xâc định bởi định luật Kirchhoff’s cho điện âp đối với mạch ra, ta có: (adsbygoogle = window.adsbygoogle || []).push({});
0 V V V V DD D R DS S R + + − = vă: DD S S D D D R S R DD DS V V V V I R I R V = − − = − − hay VDS =VDD−ID(RS +RD) (3.60) Ngoăi ra: VS = IDRS (3.61) 0 VG = (3.62) vă VD =VDS +VS =VDD−VRD (3.63)
(***) Mạch phđn cực theo kiểu phđn âp:
Mạch phđn cực theo kiểu phđn âp cho ở hình 3.36a, vă được vẽ lại ở hình 3.36b để phđn tích dc. Lưu ý rằng, tất câc câc tụ, kể cả tụ rẽ CS được thay bằng mạch hở tương đương. Ngoăi ra, nguồn
VDD được tâch ra thănh hai nguồn như nhau để cho phĩp phđn tâch câc vùng văo vă vùng ra của
mạch. Do IG = 0A, nín theo định luật Kirchoff’s âp dụng cho nút dòng tại cực cổng ta có:
2R R 1
R I
I = ,vă mạch tương đương nối tiếp ở phía trâi của hình có thể được dùng để tìm giâ trị của VG. Điện âp VG bằng điện âp trín R2, có thể tìm được bằng câch dùng định luật phđn âp: của VG. Điện âp VG bằng điện âp trín R2, có thể tìm được bằng câch dùng định luật phđn âp:
21 1 DD 2 G R R V R V + = (3.64) Âp dụng định luật Kirchoff’s theo âp cho vịng mạch đê chỉ rõ ở hình 3.36b theo chiều kim đồng hồ, sẽ có: 0 V V V S R GS G − − = vă S R G GS V V V = −
Thay VRS = ISRS = IDRS, ta sẽ có: S D G GS V I R V = − (3.65) Câc đại lượng VG vă RS lă khơng đổi bởi cấu trúc mạch. Phương trình (3.65) vẫn lă phương trình của một đường thẳng nhưng điểm gốc đê bị dịch đi một khoảng trín trục ngang lă VG,
như ở hình 3.37a, khi chọn giâ trị dòng ID = 0mA.
mA 0 D I G GS V V = = (3.66) Đối với điểm thứ hai, cho VGS = 0V, thay văo phương trình (3.65) để tìm giâ trị ID, ta có:
V0 0 GS V S G D R V I = = (3.67)
Qua hai điểm đê được xâc định trín hai trục như trín ta sẽ vẽ được đường thẳng tương ứng với phương trình (3.65). Điểm giao chĩo của đường thẳng với đặc tuyến truyền đạt ở vùng bín trâi của trục dọc sẽ xâc định điểm lăm việc vă câc mức ID vă VGS tương ứng.
Do điểm cắt trín trục dọc được xâc định bởi ID = VG / RS vă VG lă khơng đổi bởi mạch văo, nín khi tăng trị số của RS sẽ lăm giảm mức dịng ID như mơ tả ở hình 3.37b.
Rõ răng lă: Khi tăng trị số của RS, sẽ dẫn đến giâ trị tĩnh của dòng ID giảm thấp vă VGS sẽ có giâ trị đm hơn.
Một khi đê xâc định được câc trị số của IDQvă VGSQthì việc phđn tích mạch vẫn sẽ được tiếp tục bằng câch tính câc đại lượng cần thiết khâc như sau:
( D S)D D DD DS V I R R V = − + (3.68) D D DD D V I R V = − (3.69) S D S I R V = (3.70) 2 1 DD 2 R 1 R R R V I I + = = (3.71) - Ở câc phần trín đđy ta đê xĩt câc mạch phđn cực khâc nhau cho JFET kính-n, có thể phđn tích hoăn toăn tương tự ở chế độ dc cho mạch dùng MOSFET kiểu nghỉo kính-n.
Điểm khâc biệt chính giữa hai loại ở chỗ: MOSFET kiểu nghỉo kính-n có thể có câc điểm lăm việc với câc giâ trị dương của VGS vă câc mức ID vượt quâ trị số IDSS.
Trong thực tế, đối với tất cả câc cấu hình phđn cực đê xĩt ở trín đều có thể được dùng để phđn tích nếu thay JFET bằng MOSFET kiểu nghỉo.
- Đối với MOSFET kiểu tăng cường thường có đặc tính truyền đạt hoăn toăn khâc với JFET vă MOSFET kiểu nghỉo đê gặp ở trín, dẫn đến phương phâp giải bằng đồ thị khâc nhiều với câc phần trước. Ở MOSFET kiểu tăng cường kính-n, có dịng mâng bằng 0, với câc mức điện âp cổng-nguồn thấp hơn so với mức điện âp ngưỡng VTN ≡ VGS(Th) như
mô tả ở hình 3.38. Đối với câc mức VGS cao hơn so với VGS(Th), dòng mâng được xâc định bởi: ( )2 ) Th ( GS GS n D V V 2 K I = − (3.72) Thơng thường, ở trang dữ liệu của FET có câc thơng số điển hình cho trị số điện âp ngưỡng vă mức dòng mâng (ID(on)) tương ứng với mức VGS(on), nín hai điểm trung gian sẽ được xâc định như ở hình 3.38. Để vẽ toăn bộ đặc tuyến truyền đạt, ta phải xâc định hằng số Kn của biểu thức