Xõy dựng khối thuật toỏn Watermarking-JPEG trong miền nộn

Một phần của tài liệu Nghiên cứu ứng dụng FPGA thực hiện thuật toán watermarking miền DCT cho ảnh số (Trang 99 - 103)

Từ cơ sở lý thuyết được trỡnh bày trong Mục 3.2, khối thuật toỏn Watermarking-JPEG trong miền nộn được tổng hợp từ cỏc khối nộn ảnh JPEG (đó được xõy dựng trong Mục 4.1), khối watermarking trong miền nộn và khối bộ đệm (làm trễ). Trước tiờn ta đi xõy dựng khối watermarking trong miền nộn. Theo Mục 3.2.3, thuật toỏn nhỳng watermark trong miền nộn JPEG (watermarking trong miền nộn) được mụ tả trờn Hỡnh 4.28.

( )i j C( )i j W( )I J CW , =α , +β ,

Hỡnh 4.28: Biểu đồ thuật toỏn nhỳng watermark trong miền nộn JPEG

Khối watermarking trong miền nộn được thiết kế bằng mó VHDL (watermarking_block_compressed) được mụ tả trờn Hỡnh 4.29.

Khối watermarking_block_compressed được thiết kế với cỏc hệ số watermarking α = ò = 1. Cỏc chõn tớn hiệu giao diện của khối:

CLK: tớn hiệu xung nhịp của hệ thống. RST: tớn hiệu reset của hệ thống.

Chro_in: tớn hiệu bỏo tớn hiệu đầu vào khối là tớn hiệu chúi hay màu (trong khối này mặc định chro_in=’0’).

Rdy_in: tớn hiệu bỏo cú tớn hiệu data tớch cực vào khối xử lý, mức tớch cực ‘1’. Y_in1(7:0): tớn hiệu chúi của ảnh gốc, thiết kế dưới dạng module 8 bits, trong

đú 1 bit dấu và 7 bits giỏ trị.

Y_in2(7:0): tớn hiệu watermark, thiết kế dưới dạng module 8 bits, trong đú 1 bit dấu và 7 bits giỏ trị.

Dout_w(11:0): tớn hiệu data đầu ra khối, thiết kế dưới dạng module 12 bits, trong đú 1 bit dấu và 11 bits giỏ trị.

Chro_out_w: tớn hiệu bỏo tớn hiệu đầu ra khối là tớn hiệu chúi hay màu (trong khối này thỡ chro_out=’0’).

Rdy_out_w: tớn hiệu bỏo cú tớn hiệu data tớch cực đầu ra, mức tớch cực là ‘1’. Tiếp theo thực hiện tổng hợp khối Watermarking-JPEG trong miền nộn (jpeg_watermarking_in_compressed_domain) bằng mó VHDL được mụ tả trờn Hỡnh 4.30.

Khối buffer_in_compress cú chức năng làm trễ để sao cho tại tớn hiệu đầu ra bộ đệm và tớn hiệu đầu ra khối watermarking_block_compress tớch cực tại cựng một thời điểm. Theo tớnh toỏn thiết kế thỡ khối bộ đệm làm trễ khoảng 100 chu kỳ xung nhịp.

Cỏc chõn tớn hiệu giao diện của hệ thống: CLK_in: tớn hiệu xung nhịp hệ thống RST_in: tớn hiệu reset cho cả hệ thống. Ce_in: tớn hiệu khớch hoạt hệ thống.

Red_in(7:0): tớn hiệu màu R 8 bits của ảnh gốc được lấy sau điều chế gamma (camera) đưa vào khối jpeg_watermarking_in_compressed_domain.

Green_in(7:0): tớn hiệu G 8 bits của ảnh gốc được lấy sau điều chế gamma (camera) đưa vào khối jpeg_watermarking_in_compressed_domain.

Blue_in(7:0): tớn hiệu B 8 bits được lấy sau điều chế gamma (camera) đưa vào khối jpeg_watermarking_in_compressed_domain.

Watermark_in(7:0): tớn hiệu watermark, thiết kế dưới dạng module 8 bits, trong đú 1 bit dấu và 7 bits giỏ trị.

jpeg_water_out(15:0): tớn hiệu data của ảnh đó được nhỳng waterark, 16 bits trong đú 1 bit dấu và 15 bit giỏ trị.

jpeg_water_rdy_out: tớn hiệu bỏo hiệu cú tớn hiệu data tớch cực đầu ra khối, mức tớch cực là ‘1’.

Một phần của tài liệu Nghiên cứu ứng dụng FPGA thực hiện thuật toán watermarking miền DCT cho ảnh số (Trang 99 - 103)

Tải bản đầy đủ (PDF)

(154 trang)