Là phƣơng pháp tạo sợi Silic từ các các nguyên tử, phân tử ban đầu. PP này thƣờng dùng để chế tạo các sợi nano bán dẫn của các nguyên tố nhóm 4 và sợi nano của các oxide kim loại. PPBU có thể tạo các sợi nano chất lƣợng cao, tuy nhiên hình dáng các sợi này mọc ngẫu nhiên theo nhiều hƣớng khác nhau và đƣợc đặc trƣng bởi sự phân bố độ dài và đƣờng kính sợi nano. Sự thay đổi về hình thái học (tính định hƣớng thấp) của các sợi nano so với các sợi đƣợc tổng hợp bằng PPTD (tính định hƣớng cao) làm giới hạn khi chế tạo các CB khi so sánh với sợi đƣợc tổng hợp bằng PPBU vì sự kém đồng nhất, mất trật tự về vị trí và hƣớng phát triển các sợi. Phƣơng pháp BU cho phép chế tạo sợi nano trên một diện tích rộng của đế, nó chỉ bị giới hạn bởi nhiệt độ của quá trình đƣợc dùng để tạo sợi nano 800-10000C. Trong phƣơng pháp này, hầu hết đế là wafer Si. Tuy nhiên có thể lựa chọn các đế là các vật liệu có nhiệt độ thấp hơn bằng cách phát triển sợi nano trên một đế có nhiệt độ ổn định sau đó chuyển chúng sang đế mới ở nhiệt độ ổn định thấp hơn nhƣ thủy tinh hoặc nhựa. Có hai hƣớng tiếp cận chính để chế tạo sợi nano theo phƣơng pháp BU là:
- CVD (chemical vapor deposotion) dựa trên cơ chế chuyển từ trạng thái hơi sang trạng thái lỏng rồi cuối cùng ổn định ở trạng thái rắn (VLS vapor liquid solid). Trong phƣơng pháp tổng hợp VLS, sợi nano đƣợc tổng hợp theo kiểu từng nguyên tử một. Các hạt nano mồi, xúc tác đƣợc phân tán đồng đều trên đế, một dòng khí chứa các nguyên tử cần thiết để hình thành sợi nano đƣợc thổi vào đế ở một nhiệt độ xác định. Các chất ban đầu này (nhƣ SiH4 để tạo sợi Si) trƣớc tiên đƣợc tách ra trên mầm hạt kim loại xúc tác, sau đó giải phóng kim loại ở trạng thái nóng chảy để hình thành hợp kim ở trạng thái lỏng. Chất bán dẫn kết tủa để mọc lên thành NW có kích thƣớc do hạt nano mầm (xúc tác) quyết định kích thƣớc hạt sợi nano, đƣờng kính sợi nano bằng với kích thƣớt hạt mầm xúc tác. Một ƣu điểm của cơ chế VLS là nồng độ pha tạp có thể dễ dàng đƣợc điều chỉnh bằng cách thêm chất pha tạp vào trong khí gas mang vào để có đƣợc sợi nano loại N hay P. Sợi nano sau đó đƣợc chuyển lên đế Silic tinh khiết và dùng kỹ thuật định hƣớng chúng, kết quả ta có màng sợi nano song song và đồng nhất. Ngoài cách lắng đọng hơi lòng rắn, với những chất không có các tiền chất hỗn hợp của nó ban đầu, chúng ta có phƣơng pháp kích thích bay hơi vật liệu bằng tác nhân laser (laser ablation).
- Bốc bay laser: nguồn laser đƣợc hội tụ tại một vùng không gian nhỏ với năng lƣợng cao làm bay hơi chất bán dẫn ban đầu đang ở thể rắn. Khí kim loại này đƣợc mang vào buồng lắng đọng bằng dòng khí mang. Tƣơng tự cơ chế VLS, đế Si cũng cần có trƣớc các hạt xúc tác làm mồi ban đầu để mọc sợi.
CHƢƠNG II: CHẾ TẠO VÀ HOẠT HÓA BỀ MẶT SỢI NANO 2.1 Chế tạo cảm biến dựa trên transistor hiệu ứng trƣờng sợi Silic
Cấu tạo của một transistor hiệu ứng trƣờng sợi Si:
Cấu trúc của một cảm biến dựa trên transistor hiệu ứng trƣờng sợi Si đƣợc mô tả trong Hình 2.1. Hai điện cực nguồn và máng đƣợc nối với nhau qua kênh dẫn sợi Silic kích thƣớc micromet. Độ dẫn qua sợi đƣợc điều chỉnh bằng thế điện áp vào cực cổng ở đế Silic.
Hình 2.1: Cấu tạo của một cảm biến dựa trên transistor hiệu ứng trường sợi Si
2.1.1 Nguyên vật liệu
Vật liệu:
Wafer SOI (Silicon On Insulator) có đƣờng kính 4 inch, dày khoảng 500 µm, gồm có 3 lớp: Lớp dƣới cùng là lớp đế Si, ở giữa là 1 lớp SiO2 dày khoảng 1000 nm đóng vai trò lớp cách điện và trên cùng là 1 lớp Si đơn tinh thể có bề dày khoảng 1000 nm.
Mask 1: Mở cửa sổ điện cực để pha tạp
Mask 2: Tạo sợi Si
Mask 3: Tạo back gate Hóa chất:
Acetone: công thức phân tử (CH3)2CO; khối lƣợng phân tử 50,08 g/mol; khối lƣợng riêng 0,7925 kg/l.
Axit sunfuric: công thức phân tử H2SO4; khối lƣợng phân tử 98,08 g/mol; khối lƣợng riêng 1,84 kg/l.
Hydrogen peroxide: công thức phân tử H2O2; khối lƣợng phân tử 34,0147 g/mol; khối lƣợng riêng 1,463 kg/l.
BHF (buffered hydrofluoric acid) 7:1 là dung dịch đệm NH4F (ammonium fouride) của HF (hydrofluoric acid) theo tỉ lệ NH4F(40%) : HF là 7:1.
2.1.2 Qui trình chế tạo
Nhƣ đã trình bày ở trên, việc nghiên cứu để đƣa ra công nghệ chế tạo đƣợc các sợi nano, và sau đó là linh kiện nano, trong điều kiện còn hạn chế nhiều về cơ sở vật chất, kiến thức chuyên ngành là một nhiệm vụ tuy khó khăn, nhƣng cấp thiết và mang nhiều ý nghĩa và lợi ích quan trọng. Để giải quyết đƣợc nhiệm vụ này, nhóm tác giả đã chọn các phƣơng pháp nghiên cứu sau:
Nghiên cứu, phân tích các tài liệu, bài báo chuyên ngành, về chế tạo nano nói chung và chế tạo sợi nano nói riêng. Từ đó tìm cách học hỏi các điểm mạnh, cũng nhƣ chỉ ra các điểm hạn chế của mỗi phƣơng pháp chế tạo, đúc rút ra phƣơng pháp khả thi để chế tạo sợi nano Si.
Để phát hiện đƣợc các biomarkers sợi nano Si sử dụng phải là các sợi có chất lƣợng cao, ở dạng đơn tinh thể. Và sợi nhƣ thế thƣờng đƣợc chế tạo từ các đế silicon đặc biệt loại semiconductor on insulator (SOI). Do đó trong quá trình tìm hiểu các tài liệu, các công nghệ liên quan đến việc chế tạo sợi nano từ đế SOI đƣợc quan tâm đặc biệt.
Trao đổi kiến thức với các chuyên gia hàng đầu trong lĩnh vực chế tạo nano và sợi nano. Tìm hiểu khả năng chế tạo của các thiết bị và cơ sở vật chất hiện có của Phòng Thí Nghiệm Công Nghệ Nano (PTN CNNN) ĐHQG TP. HCM và các đơn vị trong nƣớc.
Dựa trên phƣơng pháp top – down, nhóm nghiên cứu đã đƣa ra qui trình thực nghiệm chế tạo FET sợi Si theo các bƣớc sau.
Có thể nói rằng, cho đến thời điểm này, có rất nhiều phƣơng pháp đã và đang đƣợc nghiên cứu, sử dụng bởi các nhóm nghiên cứu khác nhau để chế tạo sợi nano Si. Tuy nhiên mỗi phƣơng pháp đều có các ƣu và nhƣợc điểm riêng.
Sau khi tìm hiểu tài liệu, nhóm tác giả đã đƣa ra một phƣơng pháp chế tạo mới, phù hợp với điều kiện của PTN CNNN, ĐHQG TP.HCM, để chế tạo đƣợc linh kiện sợi nano Si từ đế SOI, có kích thƣớc và tính chất phù hợp cho việc sử dụng làm cảm biến sinh học tiếp theo. Qui trình công nghệ cùng dựa trên phƣơng pháp top-down để chế tạo FET sợi Si đƣợc trình bày trong Hình 2.2 và bao gồm các bƣớc kĩ thuật chủ yếu sau:
2. Giảm bề dày của lớp Si bề mặt 3. Pha tạp Boron vùng điện cực 4. Tạo sợi Si
5. Tạo backgate
6. Phủ Ti/Pt làm điện cực
7. Gia nhiệt nhanh tạo tiếp xúc ohmic
Hình 2.2: Sơ đồ khối các bước chế tạo FET sợi Si, chỉ sử dụng các kĩ thuật cở bản của công nghệ micro. Phần lớn các bước được thực hiện tại PTN CNNN. Tuy nhiên bước pha tạp Bo vẫn còn phải thực hiện trên thiết bị của đối tác nước ngoài (Viện MESA+, Hà Lan).
2.1.2.1 Làm sạch Wafer
Trong khi lƣu trữ, trên bề mặt wafer Si sẽ các chất bẩn bám vào, sự hình thành lớp SiO2 tự nhiên. Những chất gây ô nhiễm, có thể là phân tử, ion, các nguyên tử tự nhiên. Những chất còn lại của quá trình đánh bóng, phủ chất cảm quang là những ví dụ về các phân tử tự nhiên. Tạp chất ion thƣờng xuất hiện do sự hấp thụ của các ion từ
Phủ Ti/Pt làm điện cực
Tạo backgate
Gia nhiệt nhanh tạo tiếp xúc ohmic Pha tạp Bo Tạo sợi Si Làm sạch wafer Giảm bề dày lớp Si bề mặt
dung dịch ăn mòn. Do đó, cần phải hạn chế các chất gây ô nhiễm trên bề mặt wafer ở mức tối đa.
Nhiều kỹ thuật làm sạch và ăn mòn đã đƣợc sử dụng trong quá trình chế tạo các thiết bị bán dẫn và tất cả các quy trình này đều đƣợc thực hiện ở trong phòng sạch.
Việc làm sạch wafer và xử lý bề mặt trƣớc khi chế tạo bằng phƣơng pháp ƣớt đƣợc dựa trên việc sử dụng các hóa chất ở dạng lỏng, các dung môi hữu cơ hoặc là hỗn hợp của cả hai.
Những dung môi thƣờng đƣợc sử dụng để loại bỏ các tạp chất hữu cơ là: aceton, ethanol, isopropanol (IPA)… Ngoài ra các wafer sau khi đƣợc rửa bằng hóa chất cần phải đƣợc rửa lại bằng nƣớc DI (deionized water) và thổi khô bằng súng hơi cao áp khí Nitơ để nhanh chóng loại bỏ phần nƣớc còn lại bám trên bề mặt wafer. Cuối cùng có thể đem wafer đi nung nhiệt để loại bỏ hoàn toàn lƣợng hơi nƣớc cũng nhƣ các dung môi hữu cơ còn lại .
Việc rửa wafer đƣợc tiến hành thông qua 4 bƣớc sau:
Bƣớc 1: Ngâm wafer trong Aceton.
Bƣớc 2: Ngâm wafer trong Piranha.
Bƣớc 3: Ngâm wafer trong BHF.
Bƣớc 4: Nung nhiệt wafer.
Ngâm wafer trong aceton trong 5 phút để loại bỏ bụi bẩn và các chất hữu cơ bám trên bề mặt.
Rửa lại bằng nƣớc DI. Chuẩn bị dung dịch Piranha- hỗn hợp của acid sulfuric H2SO4 (98%) và hydrogen peroxide H2O2 (30%) theo tỉ lệ 3:1. Ngâm wafer trong dung dịch Piranha 3 phút để loại bỏ hoàn toàn các tạp chất hữu cơ và các tạp chất thấy đƣợc khác trên bề mặt wafer. Sau đó, lấy wafer ra rửa lại bằng nƣớc DI, xịt khô bằng súng hơi cao áp Nitơ và đem quay khô bằng máy quay li tâm Spinner 6RC với các thông số nhƣ Bảng 2.1.
Bảng 2.1: Thông số thiết dặt của máy quay li tâm Spinner 6RC
Bƣớc Tốc độ (vòng/phút) Thời gian tăng tốc (s) Thời gian quay (s)
1 500 7 10
2 3000 8 45
Việc quay wafer trong máy quay li tâm với vận tốc cao sẽ giúp loại bỏ lƣợng nƣớc còn bám dính lại trên bề mặt wafer sau khi đã xịt khô bằng súng hơi cao áp Nitơ.
Hình 2.3: Máy quay li tâm
Tiếp theo, ngâm wafer trong dung dich BHF 7:1 trong thời gian là 15 phút để ăn mòn lớp silic oxide SiO2 tự nhiên hình thành trên bề mặt wafer.
Phản ứng ăn mòn: SiO2 + 6HF H2SiF6 + 2H2O (2.1) Tốc độ ăn mòn 80 nm/phút.
Sau đó rửa sạch wafer bằng nƣớc DI, xịt khô bằng súng hơi Nitơ và quay khô bằng máy quay li tâm với thông số nhƣ trên.
Cuối cùng, đem nung nhiệt wafer ở nhiệt độ 1200C trong vòng 5 phút để loại bỏ hoàn toàn lƣợng hơi nƣớc còn lại trên bề mặt wafer.
Hình 2.4: Thiết bị nung nhiệt
2.1.2.2 Oxi hóa tạo lớp silic oxide SiO2
Wafer trong quy trình chế tạo Transistor hiệu ứng trƣờng sợi Si là wafer SOI có 3 lớp và lớp đơn tinh thể silic ở trên cùng là nơi hình thành cấu trúc sợi Si mong muốn. Lớp Si đơn tinh thể có bề dày khoảng 1000 nm, trong khi đó cấu trúc sợi Si cần tạo ra chỉ có bề dày khoảng 100 nm. Vì thế cần giảm bề dày lớp Si từ 1000 nm xuống còn 100 nm. Để thực hiện đƣợc mục đích đó, sử dụng lặp đi lặp lại quy trình oxi hóa bề mặt wafer tạo lớp SiO2 rồi sau đó ăn mòn lớp SiO2 bằng dung dịch BHF để cuối cùng còn lại lớp Si có kích thƣớc mong muốn.
Quá trình oxi hóa của các chất bán dẫn có thể đƣợc thực hiện theo nhiều phƣơng pháp khác nhau. Bao gồm: oxi hóa nhiệt, anod hóa bằng điện hóa học (electrochemical anodization), và phản ứng plasma (plasma reaction).
Hình 2.5: Sơ đồ khối các bước làm giảm bề dày lớp Si bề mặt
Trong quy trình oxi hóa nhiệt có 2 phƣơng pháp là: oxi hóa khô và oxi hóa ƣớt. Oxi hóa khô đƣợc thể hiện qua phƣơng trình sau:
(2.2)
Oxi sẽ khuếch tán thông qua lớp SiO2 đƣợc tạo ra. Vì vậy với quá trình này sẽ không đạt đƣợc trạng thái bão hòa về độ dày của lớp SiO2 mặc dù tốc độ phát triển lớp SiO2 đƣợc làm chậm lại và khi đó độ dày này càng tăng. Khi bắt đầu, bề dày lớp SiO2
hình thành sẽ tỉ lệ với thời gian oxi hóa. Nhƣng khi đạt đến bề dày cao hơn (>1m), sự phát triển lớp oxít sẽ tỷ lệ với căn bậc hai của thời gian. Một lớp SiO2 hình thành sẽ cần một lớp silic bằng khoảng 44% bề dày của nó. Nhƣ vậy cứ 1 nm Si sau khi oxi hóa hình thành 1 lớp SiO2 dày khoảng 2.2 nm.
Quá trình oxi hóa ƣớt đƣợc thể hiện qua phản ứng sau:
(2.3)
Cơ cấu một một lò oxi hóa nhiệt cơ bản bao gồm một lò nhiệt điện trở, một ống thạch anh hình trụ chứa những wafer silic đƣợc giữ thẳng đứng trong thuyền thạch anh có xẻ rãnh, và nguồn khí oxi hoặc hơi nƣớc. Quá trình oxi hóa nhiệt chia làm 3 giai đoạn: gia nhiệt, oxi hóa và hạ nhiệt độ.
Hình 2.6: Cơ cấu một lò oxi hóa nhiệt
Tiến hành oxi hóa wafer bằng lò oxi hóa PEO 601.
Hình 2.7: Thiết bị oxi hóa PEO 601 của PTN CNNN được sử dụng để oxi hóa đế SOI, làm mỏng lớp Si từ 1000 nm về 100 nm, thích hợp cho việc chế tạo cảm biến
sợi nano Si.
Giản đồ quá trình gia nhiệt của thiết bị oxi hóa PEO 601 đƣợc thể hiện ở Hình 2.8
Hình 2.8: Giản đồ nhiệt quá trình oxi hóacủa thiết bị oxi hóa PEO 601.
Quá trình làm việc của máy gồm các bƣớc chính sau đây:
Buớc 2: Gia nhiệt từ 6000C đến 8000C: 15 phút.
Bƣớc 3: Gia nhiệt từ 8000C đến 10500C: 45 phút.
Bƣớc 4: Oxi hóa ở 10500C: 240 phút.
Buớc 5: Giảm từ 10000C xuống đến 5000C trong vòng 99 phút.
Sau khi quá trình oxi hóa kết thúc, đem mẫu đi đo bề dày lớp SiO2 tạo thành bằng máy đo Ellipsometer (Hình 2.9).
Hình 2.9: Máy Ellipsometersử dụng để đo độ dày màng mỏng SiO2tạo ra trên đế SOI.
Kết quả sau lần oxi hóa đầu tiên, bề dày lớp SiO2 hình thành là 644 nm.
Hình 2.10: Kết quả đo bề dày lớp SiO2 tạo thành sau khi oxi hóa lần một bằng máy Ellipsometer
Sau khi oxi hóa, tiến hành ăn mòn lớp SiO2 bằng dung dịch BHF 7:1. Wafer trong đƣợc ngâm trong dung dịch BHF cho đến khi bề mặt wafer chuyển từ trạng thái dính ƣớt sang trạng thái trơn tuột nƣớc. Rửa sạch wafer bằng nƣớc DI, sau đó làm khô bằng súng hơi N2 và quay khô bằng máy quay li tâm với tốc độ 3000 vòng/phút. Sau khi oxi hóa lần đầu và ăn mòn lớp SiO2 đã tạo ra xong thì bề dày lớp đơn tinh thể Si còn lại khoảng 710 nm, để đạt đƣợc bề dày lớp Si là 100nm, tiếp tục tiến hành quy trình oxi hóa bề mặt wafer và ăn mòn lớp Si đã bị oxi hóa trong dung dịch BHF.
Oxi hóa wafer lần 2 với thông số giống nhƣ oxi hóa lần đầu tiên. Kết quả đo bề dày lớp SiO2 bằng máy đo Ellipsometer nhƣ sau:
Bề dày lớp SiO2 là 588 nm.
Tiếp tục ăn mòn lớp SiO2 sau lần oxi hóa thứ 2 bằng dung dịch BHF giống nhƣ sau lần oxi hóa đầu tiên. Qua 2 lần oxi hóa và ăn mòn, bề dày lớp Si còn lại là 442 nm. Tiến hành oxi hóa wafer lần 3 với các thông số nhƣ sau:
Bƣớc 1: Gia nhiệt từ nhiệt độ phòng đến 6000 C : 15 phút.
Buớc 2: Gia nhiệt từ 6000C đến 8000C: 15 phút.
Bƣớc 3: Gia nhiệt từ 8000C đến 10500C: 45 phút.
Bƣớc 4: Oxi hóa ở 10500C: 180 phút.
Buớc 5: Giảm từ 10000C xuống đến 5000C trong vòng 99 phút. Các thông số khác của máy không thay đổi và giống nhƣ 2 lần oxi hóa đầu tiên.
Sau lần oxi hóa thứ 3, bề dày lớp SiO2 hình thành đo đƣợc là 464 nm. Tiếp tục ăn mòn lớp silic oxide bằng dung dịch BHF 7:1. Tiến hành oxi hóa wafer lần cuối để tạo một lớp SiO2 làm mặt nạ che cho quy trình pha tạp Phospho ở điện cực ở bƣớc tiếp