buoi 1 nhap mon mach so

... Thiết kế mạch đếm bất đồng đếm xuống từ 15 xuống 10 11 Bài 6.4.3: Sử dụng D-FF để thiết kế mạch đếm đồng thực chuỗi đếm sau: 000, 010, 100, 101, 111, 011 lặp lại Lưu ý: trạng thái khơng có chu ... clock 1Hz module có sẵn Đầu vào J, K flip-flop CLR tất flip-flop nối với +5V Hiển thị kết đếm LED đoạn LED đơn đỏ 1.2 Hướng dẫn thực hành 1.2.1 Mạch đếm bất đồng Tạo project lab6_10520622_part1 Thiết ... II 1.1.1 Mạch đếm bất đồng Thiết kế mạch đếm bất đồng bit hình sau: Với yêu cầu: CLK clock 1Hz module có sẵn Đầu vào J, K tất flip-flop nối với +5V Hiển thị kết đếm LED đoạn LED đơn đỏ 1.1.2

Ngày tải lên: 01/05/2020, 18:28

... vào đầu vào v3v2v1v0 m2m1m0 theo bảng sau: - - v3v2v1v0 m2m1m0 1010 (số 10) 000 1011 (số 11) 001 1100 (số 12) 010 1101 (số 13) 011 1110 (số 14) 100 1111 (số 15) 101 Mạch mux2-1 dựa vào set để ... v3v2v1v0 1010 (số 10) 1011 (số 11) 1100 (số 12) 1101 (số 13) m2m1m0 000 (số d0 số d1) 001 010 011 1110 (số 14) 1111 (số 15)  Thiết kế mạch Circuit A: 100 101 + Bảng thật mạch Circuit A: v2 v1 v0 ... 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 1 1 10 1 1 0 0 0 1 Hoạt

Ngày tải lên: 01/05/2020, 18:34

... mạch. 9 10 [...]...1.2.2 Mạch đếm đồng bộ 1 Tạo một project lab6_1052 062 2_part2 Thiết kế một mạch theo sơ đồ Gán pin cho mạch 2 Biên dịch để phân tích, tổng hợp và tạo ra file sof 11 3 4 ... Hiển thị kết quả đếm trên LED 7 đoạn và LED đơn đỏ 5 1.2 Hướng dẫn thực hành 6 1.2.1 Mạch đếm bất đồng bộ 1. Tạo một project lab6_10520622_part1. Thiết kế một mạch theo sơ đồ như hình bên trên. ... một mạch điện đơn giản trên Quartus II. 3 1.1.1 Mạch đếm bất đồng bộ Thiết kế một mạch đếm bất đồng bộ 4 bit như hình sau: Với yêu cầu: CLK là clock 1Hz trong module có sẵn Đầu vào J, K của tất

Ngày tải lên: 21/12/2014, 17:54

... 1 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 1 Hoạt động của mạch: 10 [...]... HEX1 là hàng chục, ... 0 0 1 0 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 ... m2m1m0 theo bảng sau: v3v2v1v0 1010 (số 10) 1011 (số 11) 1100 (số 12) 1101 (số 13) 1110 (số 14) 1111 (số 15) m2m1m0 000 001 010 011 100 101 - Mạch mux2-1 dựa vào set để chọn đầu ra... 0 (set

Ngày tải lên: 21/12/2014, 17:58

... 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 ABC 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 D+C 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 ... SW[1] tắt, SW [2] ...Thực hành Nhập môn mạch số Báo cáo Buổi 2 4 Bảng sự thật A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 +B 1 1 1 1 0 0 1 1 A+B+C 0 1 1 1 1 1 1 1 1 0 1 ... 0 0 0 0 0 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0 1 Hoạt động của mạch: F = 1 khi: + A = 0, B = 0, C = 1 + A= 0, B = 1, C = 1 + A =1, B = 1, C = 0 + A = 1, B = 1, C = 1 F = 0 khi:

Ngày tải lên: 29/01/2015, 05:49

... 3 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 1 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 ... 0 0 0 1 0 1 1 1 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 0 0 1 1 0 0 1 0 1 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 1 0 0 0 0 1 1 1 0 1... 1 0 0 ... 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 0 0 0 1 1 1 0 0 0 1 1 0... 0 0 1 0 0 0 1

Ngày tải lên: 29/01/2015, 05:53

... 0001 0010 0011 0100 0101 0110 0111 1000 1001 HEX0[6:0] 1000000 1111001 0100100 0110000 0011001 0010010 0000010 1111000 0000000 0010000 Kết quả trên HEX0 0 1 2 3 4 5 6 7 8 9 Trang 13 ... 0001 1 1 0 0 1 1 1 1 0010 2 0 0 1 0 0 1 0 0011 3 0 0 0 0 1 1 0 0100 4 1 0 0 1 1 0 0 0101 5 0 1 0 0 1 0 0 0110 6 0 1 0 0 0 0 0 0111 7 0 0 0 1 1 1 1 1000 8 0 0 0 0 0 0 0 1001 9 0 0 0 0 1 0 0 X ... 0101 48 0-560 0110 560- 640 0111 640 -720 1000 720-800 1001  Kết quả wareform đúng với bảng sự thật • Sau khi nạp file thực thi lên FPGA thì kết quả như sau: Trạng thái SW[3:0] 0000 0001 0010

Ngày tải lên: 29/01/2015, 05:56

... Chốt S-R với ngõ vào cho phép (tt) SR=11, C:10 Hoạt động chốt S-R với trường hợp ngõ không xác định CuuDuongThanCong.com https://fb.com/tailieudientucntt 10 FF-D với ngõ vào bất đồng (D-FF with ... logic • Các ngõ vào bất đồng (Asynchronous inputs) thường sử dụng để ép ngõ Q FF-D đến giá trị mong muốn mà không phụ thuộc ngõ vào D xung CLK • Những ngõ vào thường ký hiệu PR (preset) CLR (clear) ... phục vụ cho mục đích kiểm tra hoạt động mạch CuuDuongThanCong.com https://fb.com/tailieudientucntt 19 Flip-lop T(Toggle) CuuDuongThanCong.com https://fb.com/tailieudientucntt 20 Flip-flop T(FF-T)

Ngày tải lên: 13/01/2020, 02:19

... ngõ vào Inputs CuuDuongThanCong.com S2 S1 S0 Function 0 F = 0000 0 F = B – A – + Cin F = A – B – + Cin 1 F = A + B + Cin 0 F=A B 1 F=A+B 1 F=A*B 1 F = 1111 https://fb.com/tailieudientucntt 37 Any ... 26 Giới hạn mạch cộng CLA • Biểu thức tính carry mạch cộng CLA cn=gn-1+pn-1gn-2+pn-1pn-2gn-3+…+pn-1pn-2….p1g0+pn-1pn-2….p1p0c0 CLA giải pháp tốc độ cao (2 level AND-OR) • Độ phức tạp tăng lên ... CuuDuongThanCong.com https://fb.com/tailieudientucntt 24 Mạch cộng CLA - critical path C1 = G0 + P0.C0 C2 = G1 + P1.G0 + P1.P0.C0 Độ trễ cổng C1 Độ trễ cổng C2 Độ trễ cổng Cn Độ trễ tổng cộng cho mạch cộng CLA n-bit

Ngày tải lên: 13/01/2020, 02:19

... data) song song (parallel data) • Dữ liệu Số truyền hai thiết bị theo kiểu nối tiếp (serial) theo kiểu song song (parallel) 31 CuuDuongThanCong.com https://fb.com/tailieudientucntt Chương 1: Giới ... applications, Ronald J Tocci, 10th Edition, Prentice-Hall, 2001 CuuDuongThanCong.com Digital design - Principles and Practices, John F Wakerly, 4th Edition, Prentice-Hall, 2001 Kỹ thuật số Nguyễn Như ... Integration - LSI): 200 đến 1.000 000 cổng • Độ tích hợp cực lớn (Very Large Scale Integration - VLSI): 1.000.000 cổng 42 CuuDuongThanCong.com https://fb.com/tailieudientucntt Chương 1: Giới thiệu • Tổng

Ngày tải lên: 13/01/2020, 02:58

... Mạch logic  Bảng sự thật Ký hiệu Chốt S­R với ngõ vào cho phép (tt) SR=11, C:10 Hoạt động của chốt S­R với trường hợp ngõ ra khơng xác định 10 FF­D với ngõ vào bất đồng bộ  (D­FF with asynchronous inputs) ... Chốt S­R dùng cổng NOR (tt) Ngõ vào thông thường Bảng sự thật Mạch logic  S và R chuyển từ mức 1 xuống mức 0 đồng thời  không xác định ngõ ra Chốt S­R dùng cổng NAND Bảng sự thật Mạch logic  ... Chốt S­R (S­R latch) Chốt D Flip­flop D Flip­flop T Flip­flop S­R Flip­flop J­K Flip­flop Scan 1. Chốt S­R (Set­Reset  latch) Chốt S­R dùng cổng NOR Bảng sự thật Ký hiệu Mạch logic  Ký hiệu Ký hiệu sai

Ngày tải lên: 11/02/2020, 17:10

... tiếp (serial data) song song (parallel data) • Dữ liệu Số có thể được truyền giữa hai thiết bị theo  kiểu  nối tiếp (serial) hoặc theo kiểu song song  (parallel) 30 Chương 1: Giới thiệu • Tổng quan ... internet, … • Nền cơng nghiệp bán dẫn đã có doanh thu tăng vượt  bậc,  từ 21 tỷ đơ la năm 1985 đến 324 tỷ đơ la năm  2012 10 Giản đồ định thời (timing diagram) • Giản đồ định thời được dùng để chỉ ra quan hệ giữa hai  ... CHƯƠNG 1 Giới thiệu tổng quan Thơng tin giảng viên, Sách tham khảo, Qui định môn học Sách tham  khảo Digital Systems ­ principles  and  applications, Ronald J Tocci, 10th Edition, PrenticeHall, 2001

Ngày tải lên: 11/02/2020, 17:48

... Các tốn tử và hàm được xác định bởi một mã ngõ vào Inputs Function S2 S1 S0 0 F = 0000 0 F = B – A – 1 + Cin F = A – B – 1 + Cin 1 F = A + B + Cin 0 F = A    B 1 F = A + B 1 F = A * B 1 F = 1111 37 Any question? 38 ... Giới hạn của mạch cộng CLA • Biểu thức tính carry trong mạch cộng CLA  cn=gn­1+pn­1gn­2+pn­1pn­2gn­3+…+pn­1pn­2….p1g0+pn­ 1pn­2….p1p0c0 CLA là giải pháp tốc độ cao (2 level AND­OR) • Độ phức tạp tăng lên nhanh chóng khi n lớn ... đặt số nhớ đầu tiên là 1 30 Tràn (Arithmetic Overflow) • Overflow là khi kết quả của phép tốn vượt  q số bit biểu diễn phần giá trị – n bit biểu diễn được số từ ­2n­1 đến +2n­1­1  – Overflow ln ln cho ra 1 kết quả sai

Ngày tải lên: 12/02/2020, 12:55

... thời  không xác định ngõ 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Chốt S-R với ngõ vào cho phép Cấm sử dụng Mạch logic Bảng thật Ký hiệu 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved ... Hoạt động FF-J_K kích cạnh lên 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 23 FF-JK với ngõ vào điều khiển bất đồng Ký hiệu 11/2/2017 Bảng thật Copyrights 2016 UIT-CE All Rights Reserved ... Rights Reserved Chốt S-R với ngõ vào cho phép (tt) SR=11, C:10 Hoạt động chốt S-R với trường hợp ngõ không xác định 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Nội dung  Tổng quan 

Ngày tải lên: 12/02/2020, 16:45

... trình thiết kế mạch số, lớn thiết kế máy tính 45 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved THẢO LUẬN ??? 46 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved ... 33 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Quy trình thiết kế số u cầu thiết kế Mơ tả kỹ thuật sơ đồ, lưu đồ Thiết kế Mô Sửa lại thiết kế Thiết kế hoạt động đúng? 34 11/2/2017 Copyrights ... Integration - LSI): 200 đến 1.000 000 cổng Độ tích hợp cực lớn (Very Large Scale Integration - VLSI): 1.000.000 cổng 42 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Chương 1: Giới thiệu  Tổng

Ngày tải lên: 12/02/2020, 20:30

... cổng Logic NOT 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 10 Cổng logic NOR  NOR = NOT OR X = A + B Dấu bù/đảo ngược 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 15 Cổng logic ... chip 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 16 Cổng logic NOR  Chỉ sử dụng cổng NOR để thực cổng logic (AND, OR, NOT) 11/2/2017 Có thể thực biểu thức logic sử dụng Copyrights 12016loại ... thức 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 26 Xác định biểu thức logic mạch số Input A qua inverter có output A 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 27 Ví dụ 11/2/2017

Ngày tải lên: 12/02/2020, 22:34

...  VD: 16 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Hex Bin A B C D E F 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 23 Nhị phân  Bát phân Binary ... thập phân : 2745.21410 2745.21410 = * 103 + * 102 + * 101 + * 100 + * 10-1 + * 10-2 + * 10-3 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Số nhị phân  Ví dụ: 1011.1012 Binary point weight ... sang Bát Phân 1_111_100_001_1002 = 174148 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 27 Ví dụ: 10768  Thập lục phân  Chuyển đổi từ Bát Phân sang Nhị Phân 10768 = 1_000_111_1102  Chuyển

Ngày tải lên: 12/02/2020, 22:50

... Copyrights 2016 UIT-CE All Rights Reserved 15 Các bước thiết kế mạch logic số  Bước 2: Chuyển bảng thật sang biểu thức logic A 0 0 1 1 11/2/2017 B 0 1 0 1 C 1 1 X 0 1 1 Biểu thức SOP cho ngõ ... A B C 0 0 1 1 0 1 0 1 1 1 F X 1 X  Hàm Boolean theo dạng tắc: F (A, B, C) =  (2, 3, 5) + d(0, 7) (chính tắc 1) =  (1, 4, 6) D(0, 7) (chính tắc 2) 11/2/2017 Copyrights 2016 UIT-CE All Rights ... vào 1 ngõ Kết ngõ có từ ngõ vào trở lên có giá trị 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 14 Các bước thiết kế mạch logic số  Bước 1: Xây dựng bảng thật/chân trị 11/2/2017 Copyrights

Ngày tải lên: 13/02/2020, 00:07

... Copyrights 2016 UIT-CE All Rights Reserved 15 Các bước thiết kế mạch logic số  Bước 2: Chuyển bảng thật sang biểu thức logic A 0 0 1 1 11/2/2017 B 0 1 0 1 C 1 1 X 0 1 1 Biểu thức SOP cho ngõ ... A B C 0 0 1 1 0 1 0 1 1 1 F X 1 X  Hàm Boolean theo dạng tắc: F (A, B, C) =  (2, 3, 5) + d(0, 7) (chính tắc 1) =  (1, 4, 6) D(0, 7) (chính tắc 2) 11/2/2017 Copyrights 2016 UIT-CE All Rights ... vào 1 ngõ Kết ngõ có từ ngõ vào trở lên có giá trị 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 14 Các bước thiết kế mạch logic số  Bước 1: Xây dựng bảng thật/chân trị 11/2/2017 Copyrights

Ngày tải lên: 04/04/2020, 15:39

... data) song song (parallel data) • Dữ liệu Số truyền hai thiết bị theo kiểu nối tiếp (serial) theo kiểu song song (parallel) 31 CuuDuongThanCong.com https://fb.com/tailieudientucntt Chương 1: Giới ... applications, Ronald J Tocci, 10th Edition, Prentice-Hall, 2001 CuuDuongThanCong.com Digital design - Principles and Practices, John F Wakerly, 4th Edition, Prentice-Hall, 2001 Kỹ thuật số Nguyễn Như ... Integration - LSI): 200 đến 1.000 000 cổng • Độ tích hợp cực lớn (Very Large Scale Integration - VLSI): 1.000.000 cổng 42 CuuDuongThanCong.com https://fb.com/tailieudientucntt Chương 1: Giới thiệu • Tổng

Ngày tải lên: 19/09/2020, 17:27