Báo cáo buổi 4 nhập môn mạch số

Bài 4: THIẾT KẾ MẠCH GIẢI MÃ LED 7 ĐOẠN1.1Mục tiêuSinh viên sẽ thực hiện mạch giải mã để hiển thị các số từ 0 đến 9 sử dụng LED 7 đoạn. Để làm tốt Lab 5, sinh viên cần phải nắm trước ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II.1.2Nội dung thực hànhCho mạch sau:

- -BÀI BÁO CÁO BUỔI 4

Môn: Thực hành Nhập môn mạch số

Bài 4: THIẾT KẾ MẠCH GIẢI MÃ LED 7 ĐOẠN

1.1 Mục tiêu

Sinh viên sẽ thực hiện mạch giải mã để hiển thị các số từ 0 đến 9 sử dụng LED 7 đoạn Để làm tốt Lab 5, sinh viên cần phải nắm trước ở nhà về cách thiết

kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II

1.2 Nội dung thực hành

Cho mạch sau:

Dưới đây là bảng sự thật của mạch giải mã cho LED-7-đoạn trên dùng hiển thị các kí

tự từ 0 đến 9 (các giá trị khác không quan tâm)

Chú ý:

Các đoạn LED tích cực mức thấp – mức 0 đoạn LED sáng, mức 1 đoạn LED tắt Các giá trị X mang ý nghĩa không quan tâm (don’t care)

INPUT DISPLA

SW[3:0

]

DIGIT HEX[0

]

HEX[1 ]

HEX[2 ]

HEX[3 ]

HEX[4 ]

HEX[5 ]

HEX[6]

0110 6 0 1 0 0 0 0 0

Dựa vào bảng sự thật trên tiến hành lập bìa Karnaugh cho 7 đoạn của HEX tương ứng với 7 hàm, từ 7 hàm đó tiến hành vẽ mạch giải mã cho LED-7-đoạn bao gồm 4 đầu vào và 7 đầu ra

Đặt:

SW[3] : A

SW[2] : B

SW[1] : C

SW[0] : D

HEX[0]= ´A ´B ´C D+ ´A B ´C ´D

HEX[1]= ´A B ´C D+ ´A BC ´D

HEX[2]= ´A ´B C ´D

HEX[3]= ´A ´B ´C D+ ´A B ´C ´D+ ´A BCD

HEX[4]= ´A D+ ´B ´C D+ ´A B ´C

HEX[5]= ´A CD + ´A ´B C+ ´A ´B D

HEX[6]= ´A ´B ´C+ ´A BCD

1.3 Thực hành

1. Tạo một project Quartus mới, đặt tên: /lab4/lab4_10520622

Thiết kế một mạch theo mạch logic đã thiết kế bên trên

Gán pin cho mạch trên

Dựa vào 7 hàm sau khi rút gọn bằng K-map, ta tiến hành vẽ mạch gồm có 4 đầu vào A, B, C, D (tương đương SW[3:0]), 7 đầu ra (tương đương

HEX0[0:6])

2 Biên dịch để phân tích, tổng hợp và tạo ra file sof

3 Mô phỏng mạch trên wareform

4 Nạp file thực thi lên FPGA

Hoạt động của mạch:

- Dựa trên wareform, ta thấy:

Time (ns) SW[3:0] HEX0[6:0]

 Kết quả wareform đúng với bảng sự thật

Sau khi nạp file thực thi lên FPGA thì kết quả như sau: