Nghịch lưu tăng áp tựa khóa chuyển mạch một pha 5 bậc với độ lợi điện áp cao

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH CƠNG TRÌNH NCKH CẤP TRƯỜNG TRỌNG ĐIỂM NGHỊCH LƯU TĂNG ÁP TỰA KHÓA CHUYỂN MẠCH MỘT PHA BẬC VỚI ĐỘ LỢI ĐIỆN ÁP CAO S K C 0 9 MÃ SỐ: T2020-37TĐ S KC 0 Tp Hồ Chí Minh, tháng 12/2020 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH BÁO CÁO TỔNG KẾT ĐỀ TÀI NCKH CẤP TRƯỜNG TRỌNG ĐIỂM NGHỊCH LƯU TĂNG ÁP TỰA KHÓA CHUYỂN MẠCH MỘT PHA BẬC VỚI ĐỘ LỢI ĐIỆN ÁP CAO Mã số: T2020-37TĐ Chủ nhiệm đề tài: ThS Trương Ngọc Anh TP HCM, Tháng 12 Năm 2020 TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN - ĐIỆN TỬ BÁO CÁO TỔNG KẾT ĐỀ TÀI NCKH CẤP TRƯỜNG TRỌNG ĐIỂM NGHỊCH LƯU TĂNG ÁP TỰA KHÓA CHUYỂN MẠCH MỘT PHA BẬC VỚI ĐỘ LỢI ĐIỆN ÁP CAO Mã số: T2020-37TĐ Chủ nhiệm đề tài: ThS Trương Ngọc Anh Thành viên đề tài: ThS Đỗ Đức Trí ThS Vương Thị Ngoc Hân ThS Nguyễn Thới TP HCM, Tháng 12 Năm 2020 DANH SÁCH THÀNH VIÊN TRONG ĐỀ TÀI TRƯƠNG NGỌC ANH: Chủ nhiệm đề tài ĐỖ ĐỨC TRÍ: thành viên VƯƠNG THỊ NGỌC HÂN: thành viên NGUYỄN THỚI: thành viên MỤC LỤC DANH MỤC CÁC HÌNH DANH MỤC BẢNG CÁC CHỮ VIẾT TẮT THÔNG TIN KẾT QUẢ NGHIÊN CỨU INFORMATION ON RESEARCH RESULTS 10 CHƯƠNG MỞ ĐẦU 12 Tính cấp thiết đề tài 13 Mục tiêu nghiên cứu 13 Đối tượng phạm vi nghiên cứu 13 Ý nghĩa khoa học, thực tiễn đề tài 14 Những đóng góp đề tài 14 Cấu trúc đề tài 14 CHƯƠNG 1: TỔNG QUAN 15 1.1 Tình hình nghiên cứu thuộc lĩnh vực đề tài nước 15 Khái quát nghịch lưu tăng áp 16 1.1.1 Nghịch lưu áp pha bậc cầu H nước 19 1.1.2 Nghiên cứu nghịch lưu tăng áp pha năm bậc casscade Việt Nam 20 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT CHO BỘ NGHỊCH LƯU TĂNG ÁP 21 2.1 Tổng quan nghịch lưu áp 21 2.1.1 Khái niệm 21 2.1.2 Bộ nghịch lưu áp 21 2.1.3 Phân loại nghịch lưu áp 22 2.1.4 Nghịch lưu áp đa bậc 22 2.1.5 Các dạng cấu trúc nghịch lưu áp đa bậc 22 2.1.5.1 Nghịch lưu diode kẹp (NPC – Neutral Point Clamped) 22 2.1.5.2 Nghịch lưu kẹp tụ (Flying capitor inverter) 23 2.1.5.3 Nghịch lưu dạng ghép tầng (Cascade Inverter) 23 2.2 Mạch nghịch lưu pha ba bậc 24 2.2.2 Nguyên lý hoạt động 24 2.3 Mạch nghịch lưu cầu H quasi Switched Boost (HB qSBI) pha ba bậc 25 2.3.1 Cấu trúc nghịch lưu cầu H quasi Switched Boost (HB qSBI) pha ba bậc 25 2.3.2 Nguyên lý hoạt động mạch nghich lưu cầu H quasi Switched Boost (HB qSBI) pha ba bậc 26 a) Trạng thái ngắn mạch ST (t0 đến t1, t6 đến t7, t12 đến t13) 26 b) Trạng thái không ngắn mạch (NST) 27 2.3.3 Phân tích trạng thái ổn định 27 CHƯƠNG 3: CẤU HÌNH NGHỊCH LƯU GHÉP TẦNG CẦU H TỰA KHĨA CHUYỂN MẠCH 29 3.1 Mạng nghịch lưu ghép tầng cầu H tựa khóa chuyển mạch 29 3.2 Nguyên lý hoạt động mạng nghịch lưu ghép tầng cầu H tựa khóa chuyển mạch.31 b) Trạng thái không ngắn mạch (NST) 32 3.3 Phân tích trạng thái ổn định 33 CHƯƠNG 4: XÂY DỰNG MƠ HÌNH VẬT LÝ-MÔ PHỎNG VÀ THỰC NGHIỆM 37 4.1 Kết mô 37 4.3 Kết thực nghiệm 41 CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU TIẾP THEO 44 5.1 Kết luận 44 5.2 Hạn chế đề tài 44 5.3 Hướng phát triển đề tài 44 LIỆU THAM KHẢO 45 PHỤ LỤC 47 PL.1 Xây dựng mơ hình vật lý 47 PL.1.1 Tổng quan sơ đồ khối mô hình 47 PL.2 Chức khối 47 PL.3 Tổng quan card xử lý tín hiệu số TMS320F28335 48 PL.4 Giới thiệu FPGA Cyclone II EP2C5T144C8 49 PL.5 Mạch kích 50 PL.6 Mạch công suất 52 PL.7 Mạch nguồn DC đầu vào 54 PL.8 Mơ hình tải trở tải cảm kháng 55 PL.9 Mơ hình tổng qt 56 PL.10 Quy trình hướng dẫn thao tác với thí nghiệm 56 DANH MỤC CÁC HÌNH Hình 1.1: Chi phí đầu tư cho lượng mặt trời điện gió giới 15 Hình 1.2 cấu trúc hệ nguồn phân tán sử dụng lượng mặt trời 16 Hình 1.3 Mạng nghịch lưu nguồn áp thơng thường (VSI) 17 Hình 1.4 Mạng nghịch lưu nguồn kháng Z Source 17 Hình 1.5 Mạng nghịch lưu nguồn kháng Quasi Z Source 18 Hình 1.6 Mạng nghịch lưu nguồn kháng Quasi Switch Boost 18 Hình 2.1: Cấu hình nghịch lưu pha ba bậc cầu H 24 Hình 2.2: Giản đồ xung pha ba bậc sử dụng hai sóng sin lệch pha 1800 sóng mang 25 Hình 2.3: Sơ đồ mạch nghịch lưu HB qSBI pha ba bậc 26 Hình 2.4: Trạng thái hoạt động mạch HB qSBI a) ngắn mạch, b) trạng thái không ngắn mạch c) trạng thái không ngắn mạch 26 Hình 2.5: Giản đồ xung điều khiểm PWM cải tiến cho mạch nghịch lưu HB qSBI 28 Hình 3.1 Cấu hình nghịch lưu ghép tầng cầu H tựa khóa chuyển mạch (CHB-qSBIHG) 29 Hình 3.2 Kỹ thuật điều khiển PWM cải tiến CHB-qSBI-HG 31 Hình 3.3 Nguyên lý hoạt động HB-qSBI-HG 32 Hình 3.4 (a) Độ lợi điện áp điện áp đặt Diode, (b) độ lợi điện áp điện áp đặt khóa cơng suất (1) cấu hình đề xuât, (2) cấu hình [7], [14] 34 Hình 3.5 (a) Độ lợi điện áp điện áp đặt Diode, (b) độ lợi điện áp điện áp đặt khóa cơng suất 35 Hình 4.1 Kết mơ từ xuống dưới: dạng sóng dịng điện cuộn dây (IL1a, IL2a), (IL1b, IL2b), điện áp ngõ vào Vdc1, điện áp tụ VC1a, VC2a, điện áp ngõ vào Vdc2, điện áp tụ VC1b, VC2b theo PSIM 37 Hình 4.2 Kết mơ từ xuống dưới: dạng sóng dịng điện cuộn dây (IL1a, IL2a), điện áp (VPN1), điện áp diode D2a (VD2a) 38 Hình 4.3 Tín hiệu xung kích khóa S0a, S1a, S2a, S3a mô 39 Hình 4.4 Dạng sóng VO, VR IR PSIM 39 Hình 4.5 Kết mơ FFT dịng điện điện áp ngõ (IR VR) 40 Hình 4.6 Kết mơ FFT dòng điện điện áp ngõ (IR VR) 40 Hình 4.7 Kết thực nghiệm từ xuống dưới: dạng sóng dịng điện cuộn dây (IL1a, IL2a), điện áp ngõ vào Vdc2, điện áp tụ VC1b điện áp ngõ vào Vdc1, điện áp tụ VC1a 41 Hình 4.8 Kết thực nghiệm từ xuống dưới: dạng sóng dịng điện cuộn dây (IL1a, IL2a), điện áp (VPN1), điện áp diode D2a (VD2a) 41 Hình 4.9 Tín hiệu xung kích cho khóa S0a, S1a, S2a, S3a thực nghiệm 42 Hình 4.10 Dạng sóng điện áp năm bậc ngõ (VO), điện áp tải (VR) dòng điện tải R (IR) thực nghiệm 42 Hình PL.1 Sơ đồ khối mơ hình nghịch lưu pha 47 Hình PL.2 Hình ảnh Kit DSP TMS320F28335 48 Hình PL.3 Hình ảnh FPGA Cyclone II EP2C5T144C8 49 Hình PL.4 Mơ hình card DSP FPGA 50 Hình PL.5 Hình ảnh G1215S-1W 50 Hình PL.6 Sơ đồ chức chân G1215S-1W 50 Hình PL.7 Hình ảnh opto TLP250 51 Hình PL.8 Sơ đồ mạch in mạch kích (lớp trên) 52 Hình PL.9 Mạch PCB mạch kích (mạch in lớp dưới) 52 Hình PL.10 Mơ hình mạch kích 52 Hình PL.11 Hình ảnh IGBT FGL40N150D 53 Hình PL.12 Sơ đồ mạch in mạch cơng suất 53 Hình PL.13 Mơ hình mạch cơng suất 54 Hình PL.14 Sơ đồ khối tạo nguồn DC đầu vào 54 Hình PL.15 Mạch nguyên lý chỉnh lưu cầu pha 54 Hình PL.16 Module khối nguồn 55 Hình PL.17 Tải cảm kháng 55 Hình PL.18 Module tải trở 55 Hình PL.19 Mơ hình tổng quát 56 Hình PL.20 Quy trình hướng dẫn thao tác 57 DANH MỤC BẢNG Bảng 3.1 Những trạng thái chuyển mạch chịu lỗi 3L qSBT2I 30 Bảng 4.1 Các thông số mô thực nghiệm 37 The inductor Lx1 is also charged when the switch Sx is triggered “ON”, which is appeared when the diode Dx1 is reverse-biased, as shown in Fig 10 Fig Experimental results for input voltage Vdcx, capacitor voltage Vcxy (x, y=1, 2) a) module 1, b) module Fig shows the input voltage and capacitors voltage of two modules The experiment result measures the input power supply is 40V for module and module Because of setting 0.153 for the ST duty ratio, the average value of capacitor voltages of Cx1 and Cx2 (x=1, 2) are 11V and 74V, respectively As a result, the peak value of DC-link voltage (VPNx) is 85V, which is calculated by summing two capacitor voltages (VCx1 and VCx2), as illustrated in Fig 10 Moreover, this figure also shows that two inductors (Lx1 and Lx2) are stored energy in ST mode, which is represented by zero value of DC-link voltage Fig 11 Experimental results for module output voltage Vox, inductor current ILxy (x, y=1, 2) a) module 1, b) module Because the peak-value of the qSB network output is 85V, the output voltage of each module has threelevels which are +85V, 0V and -85V, approximately, as shown in Fig 11 Furthermore, this figure also shows the inductors current in a period of the output voltage As illustrated in Fig 11, the inductor currents are not constant during the period of load voltage and their average value is 3.62A for ILx1 and 2.44A for ILx2 Fig 12 Experimental results for output voltage Vo, resistor load voltage VR, resistor load current IR (x, y=1, 2) a) module 1, b) module Fig 10 Experimental results for inductor current ILxy, DClink voltage VPNx and diode voltage VDx1 (x, y=1, 2) a) module 1, b) module Because there are three-level voltages at each module output, the output of the inverter has five-level which are +170V, +85V, 0V, -85V, and -170V, as presented in Fig 12 Due to having a high number of output levels, the quality output voltage waveform is significantly improved, the THD value of output voltage is 37.5% which is measured in the experiment By applying the low pass filter at the output, the load voltage and load current have low THD value, as shown in Fig 11 and the THD value of load current is 1.83% The RMS value of output load voltage and load current are 105VRMS and 2.64ARMS, respectively References [1] M Schweizer and J W Kolar, “Design and implementation of a highly efficient three-level Ttype converter for low-voltage applications,” IEEE Transactions on Power Electronics, vol 28, no 2, pp 899-907, Feb 2013 [2] Changwei Qin, Chenghui Zhang, Alian Chen, Xiangyang Xing, Guang xian Zhang, “A Space Vector Modulation Scheme of Quasi-Z-Source Three-Level T-Type Inverter for Common-Mode Voltage Reduction”, IEEE Transaction on Industrial Electronics, vol 65, no 10, pp 83408350, Oct 2018 [3] F Z Peng, “Z-source inverter,” IEEE Transaction on Industry Application., vol 39, no 2, pp 504510, Mar./Apr 2003 [4] Dong Cao, Shuai Jiang, Xianhao Yu, Fang Zheng Peng, “Low-Cost Semi-Z-source Inverter for Single-Phase Photovoltaic Systems”, IEEE Transactions on Power Electronics, vol 26, no 12, pp 3514-3523, Dec 2011 [5] Elthokaby, Y.; Elshafei, L.; Abdel-Rahim, N.; Abdel-Rahim, E S Finite-Control Set ModelPredictive Control for SinglePhase VoltageSource UPS Inverters, 2016 Eighteenth International Middle East Power Systems Conference (MEPCON), 2016 [6] Hoan-Tien Luong, Minh-Khai Nguyen, Tan-Tai Tran, “Single-phase five-level Z-source T-type inverter”, IET Power Electronics, vol 11, no 14, pp 2367-2376, 2018 [7] J Anderson and F Z Peng, “Four quasi-Z-source inverters,” in Proc IEEE Power Electron Spec Conf., Rhodes, Greece, Jun 2008, pp 2743- 2749 [8] Anh-Vu Ho, Tae-Won Chun, “Single-Phase Modified Quasi-Z-Source Cascaded Hybrid FiveLevel Inverter”, IEEE Transactions on Industrial Electronics, vol 65, no.6, pp.5125-5134, Jun 2018 [9] Minh-Khai Nguyen, Tuan-Vu Le, Sung-Jun Park, Young-Cheol Lim, “A Class of Quasi-Switched Boost Inverters”, IEEE Transactions on Industrial Electronics, vol 62, no 3, pp 1526-1536, Mar 2015 [10] Minh-Khai Nguyen, Tan-Tai Tran, Young-Cheol Lim, “A Family of PWM Control Strategies for Single-Phase Quasi-Switched-Boost Inverter”, IEEE Transactions on Power Electronics, vol 34, no 2, pp 1458-1469, Feb 2019 [11] Tan-Tai Tran, Minh-Khai Nguyen, “Cascaded five-level quasi-switched-boost inverter for single-phase grid-connected system”, IET Power Electronics, vol 10, no 14, pp 1896-1903, 2017 [12] Minh-Khai Nguyen, Truong-Duy Duong, YoungCheol Lim, Joon-Ho Choi, “High Voltage Gain Quasi-Switched Boost Inverters With Low Input Current Ripple”, IEEE Transactions on Industrial Informatics, vol 15, no 9, pp 4857-4866, Sept 2019 Fig 13 Experimental result of the VPN1 and VPN2 Fig 13 shows the VPN1 and VPN2 with and without using the voltage-balance controller when Vdc = 40 V and Vph = 110 Vrms When the VPN1 and VPN2 -balance controller is applied to the 5L-qSB-CHB inverter, two DC-link voltages VPN1 and VPN2 are balanced with the same voltage of 85 V Conclusions A new combination of quasi-switch boost networks and the five-level cascade inverter was proposed in this paper The PWM control method was presented with some benefits such as 1) continuous input current, 2) reduced inductor current ripple, and 3) reduced voltage stress on power devices, and 4) shoot-through immunity Simulations and experimental results were conducted to confirm the accuracy of the theoretical analysis A laboratory prototype was built to verify the accuracy of the proposed inverter Because of all benefits mentioned above, this configuration is suitable for low and medium voltage applications like photovoltaic systems or motor drives ACKNOWLEDGMENT This research was funded by T2020-37TĐ project Sincerely thanks to the Department of Electrical Engineering of Faculty of Electrical and Electronics Engineering at Ho Chi Minh City University of Technology and Education for supporting the D405 Advanced Electronic Laboratory during the study period TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN-ĐIỆN TỬ CỘNG HỒ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự - Hạnh phúc BẢN GIẢI TRÌNH CHỈNH SỬA BÁO CÁO TỔNG KẾT ĐỀ TÀI NCKH CẤP TRƯỜNG TRỌNG ĐIỂM Tên đề tài: Nghịch lưu tăng áp tựa khóa chuyển mạch pha bậc với độ lợi điện áp cao Mã số đề tài: T2020-37TĐ Họ tên, học vị, chức danh khoa học chủ nhiệm: GVC.ThS Trương Ngọc Anh Đơn vị công tác: Khoa Điện-Điện tử Giải trình chỉnh sửa báo cáo tổng kết đề tài: TT Nội dung góp ý Hội đồng Kết chỉnh sửa, bổ sung Ghi (1) (2) (3) (4) Hội đồng thống không chỉnh sửa nội dung đề tài Ghi chú: (2): Liệt kê tóm tắt ý kiến đóng góp Hội đồng (3): Ghi rõ nội dung chỉnh sửa ghi rõ trang chỉnh sửa (4): Giải trình nội dung không chỉnh sửa ý kiến khác với ý kiến Hội đồng (nếu có) Tp HCM, ngày 31 tháng 12 năm 2020 Chủ nhiệm đề tài (Ký họ tên) Số hiệu: BM16/QT-PKHCN-QHQT-NCKH/02 Lần soát xét: 02 Ngày hiệu lực: 01/4/2020 Trang: 1/1 S K L 0 ... đến 5- 2021 Mục tiêu ✓ Cơ sở lý thuyết cấu hình nghịch lưu tăng áp cầu H tựa khóa chuyển mạch với độ lợi điện áp cao; ✓ Mơ cấu hình nghịch lưu tăng áp cầu H tựa khóa chuyển mạch với độ lợi điện áp. .. Độ lợi điện áp điện áp đặt Diode, (b) độ lợi điện áp điện áp đặt khóa cơng suất (1) cấu hình đề xuât, (2) cấu hình [7], [14] 34 Hình 3 .5 (a) Độ lợi điện áp điện áp đặt Diode, (b) độ lợi điện. .. 3 .5 (a), 3 .5 (b) cấu hình giải thuật đề xuất có hệ số tăng áp độ lợi điện vượt trội so với cấu hình [7], [14] Hình 3 .5 (a) Độ lợi điện áp điện áp đặt Diode, (b) độ lợi điện áp điện áp đặt khóa