BG dien tu so chuong 7

Chơng số Biến đổi số - tơng tự biến đổi tơng tự 110 Chơng Biến đổi số - tơng tự biến đổi tơng tự - sè 7.1 giíi thiƯu chung Do sù ph¸t triĨn nhanh chóng kĩ thuật điện tử số, đặc biệt ứng dụng phổ biến máy tính điện tử số, nên thờng phải dùng mạch số để xử lý tÝn hiƯu t¬ng tù Mn dïng hƯ thèng xư lÝ tín hiệu tơng tự, phải biến đổi tín hiệu tơng tự thành tín hiệu số tơng ứng, đa vào đợc hệ thống số (máy tính chẳng hạn) xử lí Mặt khác, thờng có yêu cầu biến đổi tín hiệu số (kết xử lí) thành tín hiệu tơng tự tơng ứng để đa sử dụng Chúng ta gọi chuyển đổi từ tín hiệu tơng tự sang tín hiệu số chuyển đổi AD, mạch điện thực công việc ADC Chúng ta gọi sù chun ®ỉi tõ tÝn hiƯu sè sang tÝn hiƯu tơng tự chuyển đổi DA, mạch điện tơng ứng DAC Để có kết xử lí nhận đợc xác chuyển đổi AD, DA phải có độ xác đủ cao Mặt khác muốn dùng hệ thống số điều khiển, giám sát trình biến đổi nhanh ADC DAC phải có tốc độ đủ lớn Vậy độ xác tốc độ chuyển đổi đặc trng kĩ thuật chủ yếu để đánh giá chất lợng ADC DAC Những năm gần đây, phát triển kỹ thuật chuyển đổi AD DA nhanh chóng Đặc biệt để thích hợp yêu cầu sản xuất IC chíp ADC, DAC ngời ta đà không ngừng nghiên cứu ứng dụng nhiều phơng pháp chuyển đổi nhiều mạch điện chuyển đổi Trong chơng này, nghiên cứu tìm hiểu DAC hình T ADC xấp xỉ tiệm cận, biến đổi điển hình đợc dùng nhiều 7.2 biến đổi số tơng tự (DAC) Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 111 số * Bộ chuyển đổi số tơng tự đợc dùng để chuyển đổi tín hiệu số thành tín hiệu tơng tự * Bản chất trình chuyển đổi DAC trình nhận nhóm xung dới dạng mà nhị phân hay mà nhị thập phân (BCD) sau biến đổi thành mức điện hay cờng độ dòng điện tơng tự Mức độ (hay độ lớn) tín hiệu áp (dòng) tỉ lệ với giá trị số đầu vào nhận đợc Dữ liệu số đầ u vào D0 Bộ D1 chuyển Dn ®ỉi TÝn hiệu tơng tự DAC Hình 7-2-1: Sơ đồ khối cđa mét bé DAC 7.2.1 Bé biÕn ®ỉi DAC ®iƯn trở hình T Hình 7-2-2 sơ đồ DAC điện trở hình T 4bit Hai loại giá trị điện trở R 2R đợc mắc thành cực hình T nối dây chuyền S3, S2, S1, S0 chuyển mạch tơng tự Bên phải hình có khuếch đại đảo dùng khuếch đại thuật toán Vref điện áp chuẩn tham khảo D D2 D1 D0 mà nhị phân bit đầu vào V0 điện áp tơng tự đầu Các chuyển mạch S3, S2, S1, S0 chịu điều khiển tín hiệu D3 D2 D1 D0 tơng ứng Di = Si đấu vào Vref, Di = Si nối đất Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng số Biến đổi số - tơng tự biến đổi tơng tự 112 3R R 2R 2R 2R 2R It Ir Vo C S3 B S2 S1 A 2R D C B S0 Vi R A 2R R D Vre f D0 D1 D2 D3 H×nh 7-2-2 : Sơ đồ DAC điện trở hình T 4bit Nguyên lí làm việc Để tiện thuyết minh nguyên lí làm việc mạch hình 7-2-2, hÃy đơn giản hoá mạng điện trở hình T Nếu D3 D2 D1 D0 = 0001 có S0 đấu vào Vref, S3 S2 S1 nối đất áp dụng định lí Thevenin đơn giản hoá mạch từ đầu AA sang phải Ta phải thấy qua mắt mạch (A,B,C,D) điện áp suy giảm nửa Vậy Vref đấu vào S đầu DD Vref/24 Cũng với phơng pháp trên, xét riêng S3 S2 S1 đấu vào Vref đầu tơng ứng (D3 D2 D1 D0 =0010,0100,1000) có điện áp Vref/2 3, Vref/22, Vref/21 Điện trở tơng đơng phần mạch bên trái DD bao giê cịng lµ R A B R 2R 2R A C R 2R B D R 2R C Vi 2R D Hình 7-2-3: a) Mạch điện trở h×nh T D3 D2 D1 D0 = 0001 Bé môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng số Biến đổi số - tơng tự biến đổi tơng tự 113 A B 2R C 2R Vref/2 2R 2R Vref/2 Vref/2 Vref/2 A D B C D Hình 7-2-3: b) Mạch điện trë h×nh T D3 D2 D1 D0 = 0001 3R 2R Vi 2R Ve Vo 2R Ve Hình 7-2-3: c) Mạch tơng đơng hình 7-22 áp dụng nguyên lí xếp chồng giá trị điện áp trên, ta có mạng tơng đơng mạng điện trở hình T hình 7-23c Trong nội trở tơng đơng R, sức điện động nguồn tơng đơng Ve : Ve = (Vref/24)(D3*23+ D2*22+ D1*21+ D0*20) (7-2-1) Hình (7-2-3c) sơ đồ tơng đơng toàn mạch, theo lí thuyết mạch khuếch đại thuật toán, ta có điện áp tơng tự đầu V0 : V0 = -Ve = - (Vref/24)(D3*23+ D2*22+ D1*21+ D0*20) (7-2-2) Biểu thức (7-2-2) chứng tỏ biên độ điện áp đầu tỉ lệ thuận với giá trị tín hiệu số đầu vào Có thể thấy Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 114 số DAC điện trở hình T n bit điện áp tơng tự đầu V0 lµ V0 = (Vref/2n)(Dn-1*2n-1+Dn-2*2n-2+……+D1*21+D0*20) (7-2-3) Sai sè chuyển đổi Các nguyên nhân dẫn đến sai số DAC điện trở hình T : - Sai lệch điện áp chuẩn Vref - Sự trôi điểm khuếch đại thuật toán - Điện áp rơi ®iƯn trë tiÕp xóc cđa tiÕp ®iĨm 3chun mạch - Sai số điện trở Từ (7-2-3) ta có sai số chuyển đổi DA riêng sai lệch điện áp chuẩn Vref gây : V= (Vref/2n)(Dn-1*2n-1+ Dn-2*2n-2+……+ D1*21+ D0*20) (7-2-4) BiÓu thøc (7-2-4) chøng tá sai số điện áp tơng tự V tỉ lệ thuận với sai lệch Vref tỉ lệ thuận với giá trị tín hiệu số đầu vào Hình 72-4 biểu thị b»ng ®êng nÕt ®øt sù biÕn ®ỉi cđa V0 Vref không đổi Biểu thức (7-2-4) chứng tỏ giá trị tín hiệu không đổi sai số V0 tØ lƯ thn víi sai lƯch Vref Chóng ta gäi sai lƯch nµy lµ sai lƯch hƯ sè tØ lÖ 7/8 7/8 3/4 3/4 5/8 5/8 1/2 1/2 3/8 3/8 1/4 1/4 1/8 1/8 000 001 010 011 100 101 110 111 000 000 001 010 011 100 101 110 111 000 000 000 Bộ môn Ky thuõt Điện tử Trờng Đại học Hình KTCN 7-2-5: Sai số Hình 7-2-4 : Sai số hệ số tỉ lệ trôi 000 000 000 Chơng số Biến đổi số - tơng tự biến đổi tơng tự 115 Sự trôi điểm khuếch đại thuật toán ảnh hởng nh tới giá trị tín hiệu số đợc biến đổi; sai số V0 trôi điểm không phụ thuộc vào giá trị tín hiệu số Hình 7-2-5 biểu thị nét đứt đặc tuyến điện áp có sai số trôi, đặc tuyến bị dịch ngang so với đặc tuyến lí tởng Chúng ta gọi sai số sai số trôi (hay sai số dịch ngang) Các chuyển mạch lí tởng Thực tế điện áp rơi nối thông mạch điện chuyển mạch tuyệt đối Vậy điện áp rơi đóng vai trò tín hiệu sai số đa đến đầu vào mạng điện trở hình T Từ phân tích hình 7-2-3 ta thấy điện áp rơi chuyển mạch gây sai số khác điện áp tơng tự đâù Gọi Si điện áp rơi chuyển mạch S i nối thông Tổng sai số chuyển đổi điện áp rơi chuyển mạch |V0|= (23Vs3+22Vs2 +21Vs1 +20Vso).1/24 Cần lu ý V0 số, không tỉ lệ thuận với giá trị tín hiÖu sè (nãi chung Vs0 Vs2  Vs3  Vs4, điện áp rơi chuyển mạch lấy giá trị khác hai trơng hợp: nối vào Vref hay nối đất) Chúng ta gọi sai số sai số phi tuyến Sai số giá trị điện trở gây sai số phi tuyến sai số điện trở không nh nhau, tác động gây sai số chuyển đổi DA điện trở khác vị trí khác Từ công thức 7-2-3 thấy thực tế điện áp đầu phụ thuộc vào tỉ số giá trị điện trở không phụ thuộc vào giá trị tuyệt đối điện trở Điều tạo thuận lợi cho sản xuất IC Trên mạch điện chíp Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 116 số IC, khó bảo đảm độ xác cao giá trị điện trở, nhng dễ đảm bảo độ xác cao tỉ số giá trị điện trở Trong trạng thái động, xem mạng điện trở hình T nh dây truyền dẫn Vậy tín hiệu xung sinh chuyển mạch có thời gian truyền đến đầu vào khuếch đại thuật toán không nh Do sinh xung nhọn biên độ đáng kể đầu Lại thêm sai số thời gian chuyển mạch kéo dài thời gian trì xung nhọn Trong trạng thái động, giá trị tức thời điện áp tơng tự đầu lớn nhiều giá trị ổn định, nghĩa sai số động lớn Giá trị đỉnh xung nhọn sinh trêng hỵp bit träng sè lín nhÊt cđa tÝn hiệu số đầu vào từ chuyển sang trớc, tất bit khác Lúc giá trị điện áp tức thời đầu giá trị điện áp tơng tự đầu chuyển ®ỉi DA cđa tÝn hiƯu sè lín nhÊt (c¸c bit 1) Để khử bỏ sai số động ta dùng mạch giữ lấy mẫu đầu DAC (xem 7-3-2), thời gian lấy mẫu chọn sau đà kết thúc trình độ Vì lúc lấy mẫu xung nhọn đà qua rồi, nên sai số động không ảnh hởng tới mẫu Tốc độ chuyển đổi DAC điện trở hình T công tác song song (các tín hiệu số đầu vào đợc đa vào song song) nên có tốc độ chuyển đổi cao Thời gian cần thiết cho lần chuyển đổi gồm hai đoạn: thời gian trễ truyền đạt bit tín hiệu vào xa tới khuếch đại thuật toán thời gian cần thiết để khuếch đại thuật toán ổn định tín hiệu Hiện IC đơn chíp DAC 10 tới 12 bit có thời gian chuyển đổi cỡ vài s, thời gian trễ truyền đạt không 1s DAC điện trở hình T đảo Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 117 số Để tránh khỏi xung nhọn xuất trình động DAC điện trở hình T, nhờ nâng cao thêm tốc độ chuyển đổi, ta tìm cách trì dòng điện chạy qua nhánh mạch không đổi Dù tín hiệu số đầu vào dòng điện nhánh tơng ứng với bít không đổi Vậy loại trừ nguyên nhân tạo xung nhọn Hình 7-2-5 giới thiệu cách nối mạch bảo đảm mục đích Chúng ta gọi mạch hình 7-2-5 DAC điện trở hình T đảo Nếu bít tín hiệu số đầu vào chuyển mạch tơng ứng nối điện trở nhánh xét vào đầu đảo khuếch đại thuật toán Nếu bit chuyển mạch nối điện trở xuống đất Vậy dù trạng thái tín hiệu đầu vào dòng điện nhánh giữ trớc sau không đổi Dòng điện tổng lấy từ nguồn điện áp chuẩn không đổi Dòng điện tổng từ nguồn điện áp chuẩn tham khảo không đổi : I = Vref/R Xét mạch hình 7-2-5, ta có: V0= - Ii R= - (D323+ D222+ D121+ D020)Vref/24 7-2-6 Tức điện áp tơng tự đầu tỉ lệ với giá trị tín hiệu số đầu vào Ưu điểm bật mạch điện tốc độ cao xung nhọn đầu trình động nhỏ Dòng điện nhánh mạng điện trở hình T đảo nối trức tiếp vào đầu khuếch đại thuật toán; sai lệch thời gian truyền đặt chúng, tức giảm nhỏ sai số trạng thái động Trong trình chuyển đổi trạng thái, dòng điện nhánh không đổi, không cần thời gian thiết lập ngắt bỏ dòng điện (các chuyển mạch tơng tự nói chung công tác theo yêu cầu trớc ngắt chuyển đổi trạng thái) Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 118 số Vì nguyên nhân đây, mạch DAC điện trở hinh T đảo mạch có tốc độ chuyển đổi DA hạng cao Sai số tĩnh mạch T đảo khác mạch T Chuyển mạch tơng tự Các chuyển mạch tơng tự đợc dùng DAC hình 7-2-2 hình 7-2-6 cần có đặc trng công tác sau: - Trạng thái tín hiệu số đầu vào (mức lôgic 0) điều khiển trạng thái thông ngắt chuyển mạch.Đặc điểm giống nh yêu cầu mạch cổng đảo - Sự thông ngắt chuyển mạch không đợc ảnh hởng tới giá trị tín hiệu tơng tự thông qua Nghĩa yêu cầu chuyển mạch công tác lí tởng: điện áp rơi tiếp điểm 0, điện trở nội ngắt mạch Chúng ta biÕt r»ng, m¹ch logic, chun m¹ch logic chØ cã yêu cầu phải thoả mÃn phân biệt mức logic (1và 0) Yêu cầu cho phép mức lôgic có phạm vi biến đổi nh đà quy định Vậy yêu cầu chuyển mạch tơng tự cao nhiều yêu cầu so với chuyển mạch logic Chúng ta gọi chuyển mạch có đặc điểm hai nói chuyển mạch tơng tự Chuyển mạch tơng tự thờng có hai loại: chuyển mạch tơng tự lỡng cực dùng tranzito lỡng cực, chuyển mạch tơng tự đơn cực dùng tranzito trêng Chun m¹ch lìng cùc cã nhiỊu cã nhiỊu cÊu trúc mạch khác nhau, nhng phân thành hai nhóm cấu trúc mạch chính: bÃo hoà không bÃo hoà Chuyển mạch tơng tự lỡng cực bÃo hoà có tốc độ chuyển mạch thấp tranzito làm việc chế độ bÃo hoà sâu nên thời gian tồn trữ hạt dẫn đáng kể, chuyển mạch lỡng cực không bÃo hoà có tốc độ cao tranzito không bÃo hoà nối thông Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 119 số 7.2.2 Các tiêu kỹ thuật chủ yếu biến đổi DAC Độ phân giải Độ phân giải tỉ số giá trị cực tiểu giá trị cực đại điện áp đầu ra, trị số tơng ứng tỉ số gía trị cực tiểu giá trị cực đại tín hiệu đầu vào Ví dụ DAC 10 bit, độ phân giải là: 0000000001/1111111111=1/[(210) - 1]=1/1023 0,001 Độ phân giải DAC biểu thị số bit tín hiệu số đầu vào Độ tuyến tính Độ tuyến tính DAC biểu thị sai số phi tuyến số giá trị lệch cực đại khỏi đặc tính vào lí tởng so với giá trị đầu Độ xác chuyển đổi Độ xác chuyển đổi xác định sai số chuyển đổi tĩnh cực đại Sai số bao gồm sai sè phi tun, sai sè tØ lƯ vµ sai số trôi tài liệu kĩ thuật sản phẩm, cho riêng sai số mà không cho sai số tổng hợp Thời gian xác lập dòng, áp đầu Thời gian xác lập thời gian từ tín hiệu số đợc đa vào đến dòng áp đầu đà ổn định Cũng có tài liệu kĩ thuật sản phẩm xem thời gian xác lập thời gian cần thiết để mức đâù đạt đến số quy định mức đầu cực đại Các mức logic cao, thấp điện trở, điện dung đầu vào Dải động, điện trở, điện dung đầu Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng số Biến đổi số - tơng tự biến đổi tơng tự 122 Hình 7-2-7: Sơ đồ nguyên lý DAC0808 Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng số Biến đổi số - tơng tự biến đổi tơng tự 123 DAC 0808 đóng vỏ DIP (hai hàng chân song song) có 16 chân, xem hình 7-2-8 Hình 7-2-8 : Sơ đồ chân DAC 0808 Hình 7-2-9 giới thiệu sơ đồ nguyên lí IC DAC 0808 Để có DAC hoàn chỉnh cần phối ghép DAC0808 với khuếch đại thuật toán R14 Hình 7-2-9: Sơ đồ nguyên lí DAC 0808 Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 124 số Trong hình 7-2-9 khuếch đại thuật toán LF351 có biên độ điện áp V0 10V, thông thờng điện trở R14 đợc chọn cho VREF/R14 = 2mA NÕu VCC= 5V, VEE = -15V, VREF = +10V R14 = 5K thì: Khi đầu vào 1111 1111, đầu V0=10V Khi đầu vào 1000 0000, đầu V0=5V Khi đầu vào 0000 0000, đầu V0=0V 7.3 Bộ biến đổi tơng tự số (ADC) Bộ biến đổi tơng tự số ADC đóng vai trß quan träng hƯ thèng xư lý tÝn hiệu số mà luồng tín hiệu đa vào hệ số hệ vi xử lý tín hiệu tơng tự Trong ADC, tín hiệu tơng tự đầu vào liên tục, tín hiệu số mà hoá đầu rời rạc Sự chuyển đổi AD đòi hỏi phải lấy mẫu tín hiệu tơng tự đầu vào thời điểm qui định, sau chuyển đổi giá trị mẫu thành lợng số đầu Vậy trình chuyển đổi AD nói chung thực hai chức lợng tử hoá mà hoá Lợng tử hoá gán giá trị tín hiệu tơng tự vào vùng giá trị rời rạc xẩy trình lợng tử hoá Mà hoá gán giá trị nhị phân cho giá trị rời rạc sinh trong trình lợng tử hoá Đối với ADC ta dùng loại mà số nh nhị phân, BCD, bù 2, bù 7.3.1 Các bớc chuyển đổi AD định lý lấy mẫu Trong ADC, tín hiệu tơng tự đầu vào liên tục, tín hiệu số mà hoá đầu rời rạc Sự chuyển đổi AD đòi hỏi phải lấy mẫu tín hiệu tơng tự đầu vào thời điểm qui định, sau chuyển đổi giá trị mẫu thành lợng số đầu Vậy trình chun ®ỉi AD nãi chung cã bíc: lÊy mÊu, nhớ mẫu, lợng tử hoá mà hoá Nh thấy sau đây, bớc kết hợp qúa trình thống nhất.Ví dụ lấy mẫu nhớ Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 125 số mẫu công việc liên tục mạch điện, luợng tử hoá mà hoá công việc đồng thời thực trình chuyển đổi với khoảng thời gian cần thiết phần thời gian nhớ mẫu Định lý lấy mẫu Ngời ta đà chứng minh tín hiêu tơng tự V1 tín hiệu lấy mẫu Vs sau trình lấy mẫu khôi phục trở lại V1 cách trung thực, điều kiện sau đợc thỏa mÃn fs 2FImax (7-3-1) fs tần số lấy mẫu, F1max giới hạn giải tín hiệu tơng tự (7-3-1) nội dung định lý lấy mẫu Nếu (7-3-1) đợc thoả mÃn, dùng lọc thông thấp để khôi phục VI từ Vs Hình 7-3-2 biểu thị đặc tính tần số lọc thông thấp xét: hệ số truyền đạt điện áp |A(f)| lọc phạm vi giải tần < F Imax cần giữ không đổi phạm vi giải tần f s - FImax ph¶i nhanh chãng gi¶m xuèng Vậy định lí lấy mẫu quy định cho giới hạn dới tần số chuyển đổi AD VS Vf t H×nh 7-3-1: LÊy mÉu tÝn hiƯu t¬ng tù A(f) f FImax fs - FImax Bé môn Ky thuõt Điện tử Trờng Đại học KTCN Hình 7-3-2: Đặc tính tần số lọc khôi phục tín hiệu t Chơng số Biến đổi số - tơng tự biến đổi tơng tự 126 Vì lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tơng ứng cần thời gian định, nên phải nhớ mẫu khoảng thời gian cần thiết sau lần lấy mẫu Điện áp tơng tự đầu vào đợc thự chuyển đổi AD, thực tế giá trị VI đại diện, giá trị kết lần lấy mẫu Lợng tử hoá mà hoá Ta đà biết, tín hiệu số rời rạc thời gian, mà không liên tục biến đổi giá trị Một giá trị tín hiệu số phải biểu thị bội số nguyên lần giá trị đơn vị đó, giá trị nhỏ đợc chọn Nghĩa là, dùng tín hiệu số biểu thị điện áp lấy mẫu, tất phải bắt điện áp lấy mẫu hoá thân thành bội số nguyên lầ giá trị đơn vị Quá trình gọi lợng tử hoá Đơn vị đợc chọn theo qui định gọi đơn vị lợng tử, kí hiệu Rõ ràng, giá trị bit LSB tín hiệu số Việc dùng mà nhị phân biểu thị giá trị tín hiệu số mà hoá Mà nhị phân có đợc sau trình tín hiệu đầu chuyển đổi AD Tín hiệu tơng tự đà liên tục không thiết phải bội số nguyên lần Do ta không tránh khỏi sai số lợng tử hoá Tồn cách khác phân chia mức lợng tử dẫn đến sai số lợng tử khác Giả sử chuyển đổi tín hiệu điện áp tơng tự 0ữ1V thành tín hiệu số nhị phân bit Nếu chọn = V*1/8, đồng thời quy định điện áp tơng tự phạm vi 0ữV1/8 xem nh 0*, tín hiệu tơng ứng 000 Tơng tự Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 127 số điện áp tơng tự (1/8)Vữ(2/8)V 1* tơng ứng với 001 v.v 1V 7/8V 6/8V 5/8V 4/8V 3/8V 2/8V 1/8V 0V 11 7 = 7/8 V 11 6 = 6/8 V 10 5 = 5/8 V 10 4 = 4/8 V 1V 13/15 V 11/15 V 9/15V 7/15V 5/15V 11 7 = 14/15V 11 6 = 12/15V 10 5 = 10/15V 10 4 = 8/15V 3 = 6/15V 3/15V 3 = 3/8 01 2 = 4/15V 01 1/15V a) b) V 2 = 1 1 = 2/15V 0V Hình 7-3-3: Hai V phơng pháp phân chia 2/8 01 01 møc 0lỵng = 0tưV 1 = 1/8phơng pháp phân 0 chia mức lợng tử Hình 7-3-3b V giảm00 nhỏ sai số lỵng tư Chän 00 = 2/15 V 0 = V 1 Quy định điện áp tơng tự 1/15 V t¬ng øng 00 00 000 (0/2) 0 Quy định điện áp tơng tự 1/15 V 3/15 V tơng ứng 001 v.v Sai số lợng tử cực đại phơng pháp /2 = 1/15 V Chúng ta thấy sai số lợng tử phơng pháp giảm nhỏ nhờ cách phân chia mức đặc biệt, đó, giá trị quy định điện áp tơng tự có giá trị lợng tử (điện áp tơng tự phạm vi 1/15 V 3/15 V có giá trị lợng tử 001, mà 001 biểu diễn giá trị 2/15 V, nằm phạm vi trên) 7.3.2 Bộ biến đổi ADC xấp xØ tiƯm cËn ( Successiveapproimation ADC) Bé m«n Kỹ tḥt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 128 số Hình 7-3-4 sơ đồ khối ADC xấp xỉ tiệm cận Trong sơ đồ có khối sau: so sánh (COM), DAC, điện áp chn, bé nhí xÊp xØ tiƯm cËn, logic ®iỊu khiĨn, tÝn hiƯu ®ång hå (clock)v.v… Tríc thùc hiƯn chun AD, nhớ phải bị xoá không Bắt đầu chun ®ỉi, xung ®ång hå lËp bit MSB bé nhí møc 1, sè liƯu cđa bé nhí lµ 100 Tín hiệu số đợc DAC chuyển đổi thành điện áp tơng tự ứng U0 COM so sánh UI vµ U0, nÕu U0 > Ui tÝn hiƯu sè lớn bit MSB bị xoá không, U0 < Ui tín hiệu số bé bit MSB trì giá trị Tiếp theo, phơng pháp nh trên, xung đồng hồ thiết lập bit cã träng sè bÐ h¬n møc 1, sau so sánh, logic mạch xác định giá trị có trì hay không Cứ tiếp tục mÃi đến bit LSB xong Sau trình so sánh tất bit, liệu nhớ tín hiệu số mong muốn Điện áp vào Ui Uo DAC Điện áp chuẩn COM Ghi nhớ xấp xỉ tiệm cËp CON V D÷ liƯu sè song song CLOCK Tín hiệu điều khiển chuyển đổi Hình 7-3-4: ADC xấp xỉ tiệm cận Quá trình tơng tự nh trình cân vật cân bàn Các cân đợc chọn lựa từ lớn đến bé, lần chọn lựa cân lần chọn trớc Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 129 số Xét mạch điện ADC xÊp xØ tiƯm cËn bit h×nh 7-3-5 Fa, Fb, Fc nhớ xấp xỉ bit cổng AND, OR mạch logic điều khiển F1)F5 đợc đánh dấu thành ghi dịch vòng Trớc bắt ®Çu chun ®ỉi thiÕt lËp Q1 = Q2 = Q3 = Q4 = 0, Q5 = Xung ®ång hå CP thø nhÊt ®Õn : Q 1=1, Q2 = Q3 = Q4 = Q5 = 0, QA = 1, QB = QC = TÝn hiƯu sè ®a ®Õn DAC 100, đầu điện áp tơng tự U0 tơng ứng Bộ so so sánh U UI, nÕu UI< U0 th× Uc = ,nÕu UI U0 sánh C U0 = /2 - + Ui Ui + DAC BIT Uo C D F2 Q R C 2 2 C Q D F3 Q5 Q4 Q3 C (20) C LSB R C S R 3 F1 B (21) Q A Fc S S C Fb Q2 Q Qc Q Qb Q Qa Q1 D C UI < UO UC= 0, UI < UO Fa CP 1, MSB (22) Q C F4 D Q C F5 D : Mạch điện ADC tiệm TrongHình nhịp7-3-5 đồng hồ thứ hai: xấp ghi xỉ dịch vòng dịch cận bit phải bit, nghÜa lµ Q2=1, Q2= Q3= Q4= Q5= NÕu UC= Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 130 số cổng AND1 thông, Reset FA , QA = (xoá MSB) Nếu UC= cổng AND1 ngắt, FA trì trạng thái QA=1 Đồng thời Q2=1 thiết lập FB = 1, QB = Đến nhịp đồng hồ thứ ba : ghi dịch vòng dịch phải bit nữa, nghĩa Q3=1, Q2= Q3= Q4= Q5=0 Kết FC = 1, QC= Đồng thời cổng AND2 thông , tuỳ theo giá trị U C đầu so sánh C mà QB= hay QB=1 nhịp đồng hồ thứ t : Q4=1, Q1= Q2= Q3= Q5=0 kết so sánh UC định Qc =0 hay Qc =1 Nhịp đồng hồ Q 5=1, Q1 =Q2 = Q3 = Q4 =0 kÕt qu¶ chun đổi thể trạng thái F A, FB, FC đợc đa đầu thông qua cổng AND 6,7,8 Bộ trừ  hình 7-3-5 làm giảm giá trÞ̣ đầu DAC mợt lượng Δ/2, với mục đích giảm sai số lượng tử Hình 7-3-5 cho ta biết rằng, để sai số lượng tử không lớn Δ/2 thì mức so sánh thứ nhất không phải là Δ, mà là Δ/2, còn đối với các mức so sánh khác phải chênh Δ, nghĩa là cũng phải giảm Δ/2 Nhờ bộ trừ mà tất cả các mức tín hiệu đầu DAC đều giảm bớt Δ/2 trước đem so sánh với Ui Trong ví dụ này ta thấy một lần chuyển đổi AD cần chu kì đồng hồ CP Nếu số bit tăng thêm thì thời gian chủn đởi cũng tăng lên theo HiƯn ADC xấp xỉ tiệm cận được ứng dụng rộng rãi 7.3.4 Các tiêu kỹ thuật ADC Đô phân giải Đụ phõn giai cua ADC biờu thi bng số bit của tín hiệu số đầu Số bit càng nhiều thì sai số lượng tử càng nhá, độ chính xác càng cao Dải động , điện trở đầu vào Mức logic của tín hiệu số đầu và khả chịu tải Độ chính xác tương đối Nếu lí tưởng hoá thì tất cả các điểm chủn đởi phải nằm mợt đường th¼ng Đợ chính xác tương đối là sai số của các điểm chuyờn ụi thc tờ so Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 131 sè với đặc tuyến chuyển đổi lí tưởng Ngoài ra, nói chung yêu cầu ADC không bị mất bit toàn bộ phạm vi công tác Tốc độ chuyển đổi Tốc độ chuyển đổi xác định bởi thờigian cần thiết hoàn thành lần chuyển đổi AD Thời gian này tính từ xuất hiện tín hiệu điều khiển chuyển đổi đến tín hiệu số đầu đã ỉn định Hệ sớ nhiệt ®é Hệ sớ nhiệt ®ẹ́ là biến thiên tương đới tín hiệu sớ ®Çu nhiệt đợ biến đởi 10C phạm vi nhiệt độ cho phép với điều kiện mức tượng tự đầu vào cũng khơng thay đỉi (cũng có thể dùng biến thiên tuyệt đối) TØ số phụ thuộc nguồn Giả sử điện áp tương tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến thiên mà ảnh hưởng tới tín hiệu số đầu càng lớn thì tỉ số phụ thuộc nguồn càng lớn Vậy dùng biến thiên tụt đới đầu biĨu thị Cơng śt tiêu hao 7.3.5 Bé biÕn ®ỉi ADC bit 0809 Bộ biến đổi ADC 0809 ADC thông dụng đợc sử dụng rộng rÃi, có đầu vào tơng tự đầu bit số, chuyển đổi theo phơng pháp xấp xỉ liên tiếp Các đặc trng ADC 0809 là: Đầu có đệm ba trạng thái để ghép trực tiếp vào kênh liệu hệ vi xử lí Giải tín hiệu lối vào tơng tự 5V nguồn nuôi +5V Có thể mở rộng thang đo giải pháp kĩ thuật cho mạch cụ thể Không đòi hỏi điều chỉnh Thời gian biến ®æi 100s  Sai sè tæng céng ±1/2 LSB  Sử dụng nguồn nuôi đơn +5V, hiệu suất cao Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 132 số Đảm bảo sai số tuyến tính dải nhiệt độ từ -40 đến +85 độ C Sơ đồ chức ADC 0809 Sơ đồ khối chuyển đổi ADC 0809 hình 7-3-6 Hình 7-3-6: Sơ đồ khối chuyển ®ỉi ADC 0809 GhÐp tÝn hiƯu vµo ADC 0809 Trong chu trình chuyển đổi dòng đầu vào, tín hiệu giữ nhịp 500 KHz dùng cho ADC 0809 đợc tạo bên đợc đa đến chân Clock (bộ chuyển đổi ADC 0809 sử dụng tần số Clock dải 200KHz1MHz) Tín hiệu đơn cực đến đầu vào ADC 0809 Khi tín hiệu đầu vào chuyển đổi ADC đơn cực (một cực tính) sơ đồ nguyên lí đợc mắc nh hình 7-3-7 Trong trờng hợp thang đo tơng ứng từ 5V cho đầu vào (tức đại lợng cần đo qua cảm biến phải đa dải từ đến 5V) Tơng ứng với mức 0V đầu vào tổ hợp nhị phân 0000 0000 đầu Còn tơng ứng với mức 5V có tổ hợp 1111 1111 đầu Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 133 số Ghép tín hiệu lỡng cực đến đầu vào ADC0809 Trong thực tế khảo sát đại cần biến đổi thờng tín hiệu xoay chiều (tín hiệu vào có hai cực tính) Với trờng hợp cần mở rộng thang đo thích hợp với tín hiệu Sơ đồ nguyên lí mạch thể dạng nh hình 7-38 Hình 7-3-7: Sơ đồ hoạt động ADC 0809 đầu vào đơn cực Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Hình 7-3-8: Sơ đồ hoạt động ADC 0809 đầu Chơng số Biến đổi số - tơng tự biến đổi tơng tự 134 Để mở rộng thang đo, điện áp so sánh đợc đa qua tầng lặp lại điện áp ®Ĩ ®a ®Õn ch©n 12 (ch©n ref(+)) cđa ADC 0809 Các kênh lối vào tơng tự đợc dẫn đến chân VIN0 đến VIN7 Nếu chọn Vref(+)= +2.5V từ đầu cảm biến phải đa dải đến 2,5V (cho phép đo dải 2,5V) Khi cận thang đo (+2.49V) tơng ứng với tổ hợp mà nhị phân đầu 1111 1111 Cận dới thang đo (-2,49V) ứng với tổ hợp mà nhị phân đầu 0000 0000 Còn mức thang đo ứng với tổ hợp: 0111 1111 Đồ thị thời gian ADC 0809 Các bit địa lối vào A,B,C từ giải mà địa chốt xác định kênh đầu vào đợc lựa chọn Tơng ứng với kênh đầu vào xác định có xung dơng đặt vào chân số (Start) với độ rộng tối thiÓu (t= 200ns) Sau thêi gian tE OC (tÝnh sên truớc xung start) chuyển đổi bắt đầu thực việc chuyển đổi suốt thời gian chân tín hiệu EOC mức thấp Đồng thời đầu ba trạng thái ADC 0809 bi thả (ở trạng thái trở kháng cao) Sau thời gian tC=100s ADC 0809 thực chuyển đổi xong Dữ liệu đầu vào đợc đa đến đếm đầu ba Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng Biến đổi số - tơng tự biến đổi tơng tự 135 số trạng thái, đồng thời chân tín hiệu EOC chuyển lên mức cao báo hiƯu cho hƯ vi xư lý biÕt ®Ĩ ®äc kÕt vào Hoạt động mạch đợc thể đồ thị hình 7-3-9 Đồvi thị Ghép ADCHình 08097-3-9: víi hƯ xưthêi lý gian cđa ADC 0809 GhÐp ADC 0809 với hệ vi xử lý đợc thể hình 73-10 Các kênh vào Analog đợc nối với đầu vào tơng tự ADC (có kênh vào Analog) Mỗi kênh có địa riêng tổ hợp bit địa ABC quy định Các tín hiệu địa chọn kênh thờng đợc nối với kênh địa vi xử lý nối với kênh liệu Nh hình 7-310 dây tín hiệu địa ABC đợc nối với dây kênh liệu D0, D1, D2 hệ vi xử lý Bit địa A7 hệ vi xử lý dïng ®Ĩ chän chip cho ADC (cho phÐp ADC lµm giao tiÕp víi hƯ vi xư lý), tÝn hiƯu A7 kết hợp với tín hiệu I/OW thông qua cổng logic NOR để khởi động ADC (Start) đồng thời chốt địa (ALE) kênh đợc chọn Tín hiệu A7 đa vào đầu vào cổng logic NOR thứ 2, với tín hiệu I/OR để tạo tín hiệu cho phép liệu (chân OE) ADC đà biến đổi song Bộ môn Ky thuõt Điện tử Trờng Đại học KTCN Chơng số Biến đổi số - tơng tự biến đổi tơng tự 136 Hình 7-3-10: Sơ đồ ghép ADC 0809 với hệ vi xử lý Hình 7-3-11: Bảng trạng thái chọn kênh cđa ADC 0809 víi hƯ vi xư lý Bé m«n Ky thuõt Điện tử Trờng Đại học KTCN