Nghiên cứu bộ điều khiển dòng điện deadbeat trích mẫu cao cho hệ thống điều khiển động cơ đồng bộ nam châm vĩnh cửu

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LUẬN VĂN THẠC SĨ Nghiên cứu điều khiển dịng điện deadbeat trích mẫu cao cho hệ thống điều khiển động đồng nam châm vĩnh cửu TRẦN QUANG HUY Ngành Kĩ thuật Điều khiển Tự động hóa Giảng viên hướng dẫn: PGS.TS Trần Trọng Minh Viện: Điện HÀ NỘI, 2020 TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LUẬN VĂN THẠC SĨ Nghiên cứu điều khiển dịng điện deadbeat trích mẫu cao cho hệ thống điều khiển động đồng nam châm vĩnh cửu TRẦN QUANG HUY Ngành Kĩ thuật Điều khiển Tự động hóa Giảng viên hướng dẫn: PGS.TS Trần Trọng Minh Viện: Điện HÀ NỘI, 2020 Chữ ký GVHD CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh phúc BẢN XÁC NHẬN CHỈNH SỬA LUẬN VĂN THẠC SĨ Họ tên tác giả luận văn: Trần Quang Huy Đề tài luận văn: Nghiên cứu điều khiển dòng điện deadbeat trích mẫu cao cho hệ thống điều khiển động đồng nam châm vĩnh cửu Chuyên ngành: Ngành Kỹ Thuật Điều Khiển Và Tự Động Hóa Mã số SV: CA180214 Tác giả, Người hướng dẫn khoa học Hội đồng chấm luận văn xác nhận tác giả sửa chữa, bổ sung luận văn theo biên họp Hội đồng ngày 30/10/2020 với nội dung sau: + Sửa lại hình vẽ cịn chưa chuẩn chương + Trình bày lại số hình vẽ chương + Định dạng lại văn bản, công thức, bảng biểu chuẩn theo mẫu + Soát lại lỗi tả Ngày Giáo viên hướng dẫn PGS.TS Trần Trọng Minh tháng năm 2020 Tác giả luận văn Trần Quang Huy CHỦ TỊCH HỘI ĐỒNG PGS.TS Nguyễn Văn Liễn LỜI CẢM ƠN Lời đầu tiên,em xin bày tỏ lòng biết ơn chân thành tới thầy PGS.TS Trần Trọng Minh, thầy Lê Nam Dương ln tận tình hướng dẫn giúp đỡ em suốt trình làm luận văn Xin cảm ơn bạn sinh viên đồng hành để em hoàn thành luận văn Em xin trân trọng cảm ơn tới Ban giám hiệu, Viện đào tạo sau đại học thầy viện Điện Đã nhiệt tình giảng dạy, truyền đạt kiến thức chuyên môn tạo điều kiện thuận lợi cho em suốt trình học tập nghiên cứu Trường Đại học Bách khoa Hà Nội để em hồn thành luận văn Em xin chân thành cảm ơn! Hà Nội, ngày tháng năm 2020 Tác giả Trần Quang Huy MỤC LỤC DANH MỤC HÌNH VẼ iii DANH MỤC BẢNG BIỂU v DANH MỤC CÁC CHỮ CÁI VIẾT TẮT VÀ KÝ HIỆU vi MỞ ĐẦU CHƯƠNG 1: TỔNG QUAN VỀ CẤU TRÚC ĐIỀU KHIỂN TỰA TỪ THÔNG ROTOR CHO ĐỘNG CƠ ĐỒNG BỘ KÍCH THÍCH VĨNH CỬU 1.1 Khái quát cấu trúc hệ truyền động điện động đồng nam châm vĩnh cửu tựa từ thông rotor 1.2 Cấu trúc phương pháp điều khiển tựa từ thông rotor – FOC 1.3 Vai trò điều khiển dòng Stator 1.4 Các phương pháp điều khiển điều khiển dòng stator Các phương pháp điều khiển tuyến tính Các phương pháp điều khiển phi tuyến 1.5 Điều chế vector không gian cho nghịch lưu pha Khái niệm vector không gian Phương pháp điều chế vector không gian 1.6 Xây dựng mơ hình liên tục ĐCĐB-KTVC 11 1.7 Kết luận 13 CHƯƠNG THIẾT KẾ BỘ ĐIỀU KHIỂN DÒNG STATOR THEO NGUYÊN LÝ OVERSAMPLING – DEADBEAT 14 2.1 Thiết kế điều khiển dự báo MPC 14 2.2 Thiết kế khâu quan sát nhiễu loạn cho điều khiển dự báo 17 2.2.1 Vấn đề với sai lệch mô hình 17 2.2.2 Các phương pháp trích mẫu tín hiệu truyền thống 20 2.3 Khái quát điều khiển Oversampling – Deadbeat 22 2.4 Thiết kế điều khiển tốc độ 27 2.5 Kết Luận 29 CHƯƠNG MÔ PHỎNG KIỂM CHỨNG 30 3.1 Mơ hình tốn học động 30 3.2 Mơ mạch vịng kín dịng điện với mơ hình tốn học động 31 i 3.2.1 Thơng số mơ hình xác 31 Sai lệch thông số mơ hình 33 Nhận xét đánh giá kết 34 3.3 Mơ với mơ hình vật lý động mạch lực 34 Mô với thơng số mơ hình xác 36 Mô với sai lệch thơng số mơ hình kèm khâu quan sát nhiễu loạn 37 Nhận xét đánh giá kết mô 38 3.4 Mô đánh giá phương pháp oversampling 38 So sánh trường hợp khơng có sai lệch mơ hình 41 So sánh trường hợp sai lệch mơ hình 41 Nhận xét đánh giá kết 42 3.5 Mơ với mạch vịng ngồi tốc độ 44 3.6 Hướng phát triển đồ án tương lai 49 TÀI LIỆU THAM KHẢO 51 DANH MỤC HÌNH VẼ Hình 1 Cấu trúc tựa từ thông rotor FOC hệ tọa độ 𝒅𝒒 cho động đồng Hình Sơ đồ mạch nghịch lưu nuôi động Hình Quỹ đạo vector khơng gian mặt phẳng tọa độ Hình Vị trí vector chuẩn hệ tọa độ tĩnh 𝜶𝜷 Hình Mối quan hệ sector điện áp tức thời 𝒖𝒔𝒂 , 𝒖𝒔𝒃 , 𝒖𝒔𝒄 Hình 1.6 Nguyên tắc điều chế vector điện áp Hình 1.7 Mẫu xung chuẩn Sector 10 Hình 2.0: Sơ đồ mạch vòng dòng điện 17 Hình 2.1 Đáp ứng hệ thống xuất sai lệch mơ hình 18 Hình 2.2 Sơ đồ mạch vịng dịng điện có khâu quan sát nhiễu loạn 19 Hình 2.3 Đáp ứng hệ thống có quan sát nhiễu loạn 20 Hình 2.4 Trích mẫu single edge 20 Hình 2.5 Trích mẫu single edge với BĐK deadbeat 21 Hình 2.6 Trích mẫu double edge 21 Hình 2.7 Dạng điện áp dòng điện qua khâu PWM 23 Hình 2.8 Sóng mang chu kỳ mẫu cho oversampling 24 Hình 2.9 Sơ đồ mạch vịng kín dịng điện theo oversampling 27 Hình 2.10 Cấu trúc FOC với mạch vịng ngồi điều khiển tốc độ 27 Hình 2.11 Cấu trúc mạch vịng điều khiển tốc độ 28 Hình 3.1 Mơ hình liên tục động xây dựng Matlab/Simulink 30 Hình 3.2 Mơ hình mạch vịng dịng điện Simulink 31 Hình 3.3 Bộ điều khiển dòng xây dựng Simulink 31 Hình 3.4 Mơ hình động 32 Hình 3.5 Đáp ứng dịng 𝑖𝑞 với thơng số mơ hình xác 32 Hình 3.6 Đáp ứng 𝑖𝑠𝑞 với sai lệch thơng số mơ hình 33 Hình 3.7 Đáp ứng 𝑖𝑠𝑞 với sai lệch mơ hình có quan sát nhiễu 33 Hình 3.8 Cấu trúc FOC xây dựng Matlab 34 Hình 3.9 Khối chuyển hệ tọa độ dq/αβ 35 Hình 3.10 Điều chế vector khơng gian SVM 35 Hình 3.11 Mạch nghịch lưu nguồn chiều nuôi động 35 Hình 3.12 Đáp ứng dòng isq cấu trúc FOC 36 Hình 3.13 Dịng pha chảy động 36 Hình 3.14 Tín hiệu SVM-Điện áp dây Uab 37 Hình 3.15 Đáp ứng dịng 𝑖𝑠𝑞 − 𝑖𝑠𝑑 với sai lệch mơ hình .37 Hình 3.16 Đáp ứng dịng 𝑖𝑠𝑞 − 𝑖𝑠𝑑 với khâu quan sát nhiễu 38 Hình 3.17 Tính tốn Ts(i) 39 Hình 3.18 kết mơ giá trị i Ts(i) 39 Hình 3.19 Bộ điều khiển dòng cập nhật theo Tsi 40 Hình 3.20 So sánh hai phương pháp trường hợp mơ hình xác 41 Hình 3.21 So sánh hai phương pháp trường hợp sai lệch mơ hình .41 Hình 3.22 So sánh hệ số điều chế trường hợp 42 Hình 3.23 SVM có lọc khơng có lọc 44 Hình 3.24 Đáp ứng tốc độ giá trị đặt 45 Hình 3.25 Kết phóng to chế độ xác lập 45 Hình 3.26 Đáp ứng dịng 𝑖𝑠𝑞 46 Hình 3.27 Phóng to đáp ứng dịng 𝑖𝑠𝑞 46 Hình 3.28 Đáp ứng dòng 𝑖𝑠𝑑 47 Hình 3.29 Dịng pha động 47 Hình 3.30 Điện áp đầu điều khiển 48 Hình 3.31 Tín hiệu SVM 48 Hình 3.32 Tín hiệu SVM (phóng to) 49 DANH MỤC BẢNG BIỂU Bảng 1: Bảng giá trị điện áp vector chuẩn Bảng 2: Bảng tổng hợp ma trận sector Bảng 3: Trạng thái logic vector chuẩn Sector 10 Bảng 4: Hệ số điều chế cho nhóm van mạch nghịch lưu 11 DANH MỤC CÁC CHỮ CÁI VIẾT TẮT VÀ KÝ HIỆU ĐCMC-KTĐL Động chiều kích từ độc lập FOC Điều khiển tựa từ thơng rotor ĐCĐB-KTVC Động đồng kích thích vĩnh cửu TTHXC Tuyến tính hóa xác Hình 3.14 Tín hiệu SVM-Điện áp dây Uab Mơ với sai lệch thơng số mơ hình kèm khâu quan sát nhiễu loạn Kịch tương tự trường hợp thông số mơ hình xác: * File mơ thực 0.3s Giá trị đặt isd  ; isq* đặt nguồn step với giá trị ban đầu 1A đến thời điểm 0.1s nhảy lên giá trị 3A a) Chưa có khâu quan sát nhiễu Hình 3.15 Đáp ứng dịng 𝑖𝑠𝑞 𝑣à 𝑖𝑠𝑑 với sai lệch mơ hình 37 b) Có khâu quan sát nhiễu Hình 3.16 Đáp ứng dịng 𝑖𝑠𝑞 𝑣à 𝑖𝑠𝑑 với khâu quan sát nhiễu Nhận xét đánh giá kết mơ ❖ So sánh mơ hình vật lý với mơ hình tốn học Dựa vào kết mơ ta thấy rõ ràng có sai lệch nhẹ mơ hình vật lý với mơ hình tốn học  Đáp ứng trường hợp thơng số mơ hình xác khơng cịn chu kỳ trích mẫu, mà phải tới chu kỳ trích mẫu để giá trị thực bám với giá trị đặt  Tuy nhiên quan sát nhiễu loạn lại làm tốt nhiệm vụ Dựa vào kết mơ ta thấy rõ ràng nhờ có quan sát mà giá trị thực thêm chu kỳ trích mẫu để bám với giá trị đặt (chỉ thêm chu kỳ so với trường hợp thông số mơ hình xác) giống với trường hợp sử dụng mơ hình tốn học ❖ Kết luận: Kết mô chứng minh lý thuyết điều khiển deadbeat (đáp ứng sau số chu kỳ trích mẫu định) tính xác với cần thiết quan sát nhiễu loạn thiết kế điều khiển dịng điện beatbeat 3.4 Mơ đánh giá phương pháp oversampling Như đề cập phần lý thuyết 2.2 với tính xác thực sau có kết mơ phần 3.3 điều khiển deatbeat thông thường với khâu quan sát nhiễu loạn loại bỏ hiệu qua sai lệch mô hình nhiên nảy sinh vấn đề làm chậm 38 đáp ứng hệ thống, phương pháp oversampling đề xuất để vừa loại bỏ sai lệch mơ hình đồng thời đáp ứng nhanh deadbeat Chúng ta mô để kiểm chứng giả thuyết Sự khác biệt lớn deadbeat thường oversampling deadbeat cách thức lấy mẫu giá trị theo cơng thức (2.22) trước tiên xây dựng khối tính mẫu chọn Ts (i) hình Trong file mô ta lấy nc  lần chu kỳ phát xung i  0,4 Chu kỳ phát xung 5kHz nên suy Tx   20( s) Từ suy 5000   Ts (i)  5,1 20( s) Hình 3.17 Tính tốn Ts(i) Kết mơ cho thời điểm trích mẫu Ts (i) lấy sau: Hình 3.18 kết mơ giá trị i Ts(i) Từ thông số điều khiển cập nhật theo Ts (i) 39 Hình 3.19 Bộ điều khiển dòng cập nhật theo Tsi Các khối lại chuyển đổi hệ tọa độ, động cơ, SVM trích mẫu với chu kỳ Tx   20( s) 5000   Sau cấu hình xong tất khối ta tiến hành mô với kịch giống deadbeat Trong trường hợp tiến hành mô kiểm chứng phương pháp oversampling ta mô oversampling deadbeat deadbeat trường hợp có nhiễu khơng có nhiễu để thấy ưu việt phương pháp oversampling * File mô thực 0.3s Các giá trị đặt isd  ; isq* đặt nguồn step với giá trị ban đầu 1A đến thời điểm 0.01s nhảy lên giá trị 3A; 𝐹𝑐 = 5𝑘ℎ𝑧, 𝐹𝑠 = 50𝑘ℎ𝑧, 𝑛𝑐 =5 40 So sánh trường hợp khơng có sai lệch mơ hình Hình 3.20 So sánh hai phương pháp trường hợp mơ hình xác So sánh trường hợp sai lệch mơ hình Hình 3.21 So sánh hai phương pháp trường hợp sai lệch mơ hình 41 Hình 3.22 So sánh hệ số điều chế trường hợp Nhận xét đánh giá kết Từ kết so sánh phần ta có nhận xét sau: Trong hai trường hợp mô ta thấy trường hợp oversampling có đáp ứng nhanh so với deadbeat thường Ngay trường hợp thơng số mơ hình xác điều khiển deadbeat thường phải tới chu kỳ để tín hiệu đặt bám hồn tồn tín hiệu thực nhiên oversampling deadbeat cần chu kỳ đủ Điều hoàn toàn đáp ứng nhu cầu nhanh thiết kế điều khiển oversampling deadbeat Tiếp theo trường hợp sai lệch mơ hình, ưu việt oversampling deadbeat thể rõ mà điều khiển deadbeat chuẩn cần phải có quan sát nhiễu loạn để loại bỏ tác động nhiễu, cịn điều khiển oversampling deadbeat tự loại bỏ nhiễu để đạt giá trị đặt mà hồn tồn đáp ứng tiêu chí nhanh deadbeat chuẩn Tuy nhiên thấy rõ điều nhược điểm oversampling deadbeat trích mẫu với tần số cao nên xảy trường hợp bị đập mạch Hình Nguyên nhân tình trạng giải thích sau:  Giới hạn phần cứng (khả đóng cắt IGBT nằm khoảng 525kHZ) nên tần số sóng mang nằm dải tần số Vì xung tần số xung tam giác không thay đổi theo chu kỳ trích mẫu  Giá trị dịng điện đo nhiều thời điểm nửa chu kỳ phát xung điều dẫn đến giá trị đo khó xác với giá trị đặt mà 42 dao động xung quanh giá trị đặt từ giá trị điện áp đầu điểu khiển dao động xung quanh giá trị điện áp chuẩn  Mơ hình dịng điện sử dụng mơ hình dịng điện trung bình, tạo thành từ mơ hình đóng mơ hình cắt, điều dẫn đến trích mẫu tần số cao mà tần số sóng mang khơng thay đổi mơ hình sử dụng cho oversampling khơng tạo sóng hài Do việc bù điện áp để đưa dạng sóng hài vấn đề cần giải phương pháp Để đưa dạng SVM có phương pháp nghiên cứu:  Vì điện áp điều khiển bị dao động xung quanh giá trị điện áp chuẩn nên gây nên sai lệch Sẽ xuất giá trị VdqC VdqR giá trị điện áp tính tốn giá trị điện áp thực sau khối phát xung PWM  Cách thứ hai dựa vào ngun lý mơ hình trung bình Vì mơ hình dùng cho oversampling khơng phải mơ hình trung bình nên khơng thể đưa giá trị sóng hài Đơn giản muốn đưa sử dụng mơ hình trung bình giá trị dịng điện thông qua lọc thông thấp để đưa sóng hài bản, giá trị sóng hài phản hồi điều khiển  Phương pháp thứ ba dựa vào nguyên lý mơ hình trung bình nhiên khó khăn Chính dựa vào ngun tắc xây dựng nên mơ hình trung bình Bây ta sử dụng mơ hình dịng trường hợp van đóng van cắt để điều khiển, nghĩa điều khiển lúc mơ hình khác nhau, dù có trích mẫu lần mơ hình mà ta sử dụng mơ hình 43 Hình 3.23 SVM có lọc khơng có lọc Có thể thấy có thêm lọc thơng thấp đầu dịng điện làm cho giá trị dòng phản hồi gần với sóng hài hơn, dẫn đến dạng tín hiệu SVM bớt nhiễu Tuy nhiên lại gây ảnh hưởng ngược trở lại thời gian đáp ứng giá trị dòng điện thực so với giá trị dòng điện đặt Vì để đồ án chưa thể giải hoàn toàn vấn đề bù điện áp ❖ Kết luận: So với phương pháp deadbeat chuẩn phương pháp oversampling deadbeat có lợi mặt tốc độ khả hoạt động tốt điều kiện sai lệch mơ hình Nếu giải hồn tồn vấn đề gặp phải với oversampling phương pháp hoàn toàn khả thi để áp dụng 3.5 Mơ với mạch vịng ngồi tốc độ Do phương pháp oversampling chưa thể hoàn toàn giải vấn đề tồn đọng nên phần ta mô mạch vịng ngồi tốc độ với điều khiển deadbeat thường + khâu quan sát nhiễu loạn Thông số động mô phỏng: { 𝑅𝑠 = 2𝑅𝑠0 𝐿𝑠 = 0.1𝐿𝑠0 Kịch mô phỏng: File mô khoảng thời gian 4.5s Tốc độ đặt thời điểm 0.2, 1, 2.5, (s) 1000, 1500, -2500, (vòng/phút) Momen cản đặt vào động thời điểm 0.5, 1.5, 3, 1, 3, -3.5, (Nm) Kết mô phỏng: Đáp ứng tốc độ 44 Hình 3.24 Đáp ứng tốc độ giá trị đặt Hình 3.25 Kết phóng to chế độ xác lập 45  Đáp ứng dịng 𝑖𝑠𝑞 : Hình 3.26 Đáp ứng dịng 𝑖𝑠𝑞 Hình 3.27 Phóng to đáp ứng dịng 𝑖𝑠𝑞 46  Đáp ứng dịng 𝑖𝑠𝑑 : Hình 3.28 Đáp ứng dịng 𝑖𝑠𝑑  Đáp ứng dịng pha động cơ: Hình 3.29 Dịng pha động 47  Tín hiệu điện áp điều khiển Udq: Hình 3.30 Điện áp đầu điều khiển  Tín hiệu SVM: Hình 3.31 Tín hiệu SVM 48 Hình 3.32 Tín hiệu SVM (phóng to) ❖ Kết luận:  Với mạch vịng ngồi tốc độ, điều khiển tốc độ hoạt động tốt Đáp ứng tốc độ nhanh có thay đổi tải giá trị đặt (< 0.1s), sai lệch tĩnh gần chế độ xác lập (Hình 3.24 Hình 3.25)  Đáp ứng dịng isq nhanh xác (Hình 3.27), theo lý thuyết sau chu kỳ trích mẫu bám giá trị đặt  Thành phần isd luôn bám với giá trị đặt lượng đặt tốc độ bị thay đổi moment thay đổi (Hình 3.28)  Các tín hiệu cịn lại Udq, SVM, hay iabc đề dạng với tính tốn lý thuyết, dù mơ hình hoạt động với sai lệch thơng số mơ hình động  Từ cho thấy việc tính tốn điều khiển tốc độ, điều khiển dòng điện, SVM, quan sát nhiễu loạn hợp lý 3.6 Hướng phát triển đồ án tương lai Do nhiều hạn chế mặt kiến thức thời gian hạn chế nên đáp ứng quan sát nhiễu chưa thực tốt Vì hướng phát triển tương lai em là: 49 + Thiết kế bù sai lệch điện áp cần thiết giá trị đo dao động quanh giá trị đặt, dẫn đến giá trị điều khiển dao động theo + Tiếp tục cải thiện chất lượng điều khiển cho điều khiển dịng Stator sử dụng phương pháp trích mẫu tần số cao cho điều khiển oversampling deadbeat phương pháp bù nhiễu, lọc sóng hài + Tiến hành thực nghiệm thuật tốn điều khiển oversampling deadbeat dịng vi điều khiển với tốc độ xử lí cao FPGA… kiểm chứng kết mô 50 TÀI LIỆU THAM KHẢO [1] Nguyễn Phùng Quang, Điều khiển vector truyền động điện xoay chiều ba pha, Hà Nội: Nhà xuất Bách khoa Hà Nội, 2016 [2] Trần Trọng Minh, Giáo trình điện tử cơng suất, tập 66, Hà Nội: Nhà xuất Giáo dục Việt Nam, 2012 [3] Liuping Wang, Shan Chai, Dae Yoo, Lu Gan and Ki Ng: “PID and Predictive Control of Electrical Drives and Power Converters using Matlab/Simulink” IEEE – WILEY – 2015 [4] Simone Buso, Paolo Mattavelli: “Digital Control in Power Electronics, 2nd Edition”, 2015 [5] L.Rovere, A.Formentini and P.Zanchetta, "FPGA Implementation of a Novel Oversampling Deadbeat Controller for PMSM Drives" IEEE Transactions on Industrial Electronics, vol 66, no 5, pp 3731 - 3741, May 2019 [6] Luca Rovere, Andrea Formentini, Pericle Zanchetta, "Oversampled Deabeat Curent Control Strategy for PMSM Drives", 2016 IEEE [7] Nguyễn Dỗn Phước, “Phân tích điều khiển hệ phi tuyến”, NXB Bách Khoa, 2017 51 ... ĐIỀU KHIỂN DỊNG ĐIỆN DEADBEAT TRÍCH MẪU CAO CHO HỆ THỐNG ĐIỀU KHIỂN ĐỘNG CƠ ĐỒNG BỘ NAM CHÂM VĨNH CỬU” Luận văn nêu rõ tổng quan mơ hình hóa với đối tượng nghiên cứu động đồng nam châm vĩnh cửu. .. Đề tài luận văn: Nghiên cứu điều khiển dòng điện deadbeat trích mẫu cao cho hệ thống điều khiển động đồng nam châm vĩnh cửu Chuyên ngành: Ngành Kỹ Thuật Điều Khiển Và Tự Động Hóa Mã số SV: CA180214... NỘI LUẬN VĂN THẠC SĨ Nghiên cứu điều khiển dịng điện deadbeat trích mẫu cao cho hệ thống điều khiển động đồng nam châm vĩnh cửu TRẦN QUANG HUY Ngành Kĩ thuật Điều khiển Tự động hóa Giảng viên