Báo cáo thực tập điện tử số tuan7

Bài 1. Cổng logic 1 22Bài 2. Cổng logic 2 68Bài 3. Các sơ đồ logic cơ bản 1: Các bộ giải mã và mã hóa logic 94Bài 4. Các sơ đồ logic cơ bản 2: Các sơ đồ logic toán học 124Bài 5. Các sơ đồ logic cơ bản 3: Các bộ phân kênh và hợp kênh 153Bài 6. Sơ đồ Trigger và bộ ghi 181Bài 7. Sơ đồ Trigger và bộ đếm 237Bài 8. Bộ so sánh và bộ tương đồng 299Bài 9. Bộ nhớ bán dẫn 325Bài 10. Các sơ đồ biến đổi: Bộ biến đổi số tương tự DAC; Bộ biến đổitần số sang điện áp FVC; Bộ biến đổi điện áp sang tần số VFC

VIET NAM NATIONAL UNIVERSITY UNIVERSITY OF ENGINEERING AND TECHNOLOGY ******** MÔN: THỰC TẬP ĐIỆN TỬ SỐ THỰC NGHIỆM TUẦN 7: SƠ ĐỒ TRIGGER VÀ BỘ ĐẾM PHẦN 2: THỰC NGHIỆM Bộ đếm nhị phân 1.1 Cấp nguồn +5V cho mảng sơ đồ D7-1 1.2 Nối mạch sơ đồ hình D7-1 với mạch DTLAB-201 1.3 Thực động tác theo bảng D7-1 Nhấn PS2 để xóa đếm, nhấn PS1/ IN CK để tạo tín hiệu đưa vào đếm Mỗi lần nhấn PS1, xác định trạng thái lối QA  QD theo trạng thái LED: LED sáng Q = 1, LED tắt Q = Ghi kết vào bảng D7-1 Tính giá trị thập phân tương ứng với số đếm nhị phân so sánh với số lần PS1 tạo xung vào Bảng D7-1 STT PS2 CLR PS1 IN/CK QD QC QB QA X 0 0 0 Tính giá trị thập phân 10 11 12 13 14 15 16 17 18 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 10 11 12 13 14 15 * Hoạt động mạch: + Tín hiệu CLEAR hoạt động mức tích cực thấp CLEAR = khiến cho tất lối mức logic thấp + Đặt CLEAR = để đếm làm việc chế độ đếm + Tại thời điểm ban đầu, Q=0, !Q=1 khiến cho D = + Khi có xung nhịp đầu tiên, D-FF A kích hoạt,!Q = 1, Q = 0, !Q phản hời về D =1  Q = DA = + Tại xung nhịp thứ 2, QA = DA = Sau xung nhịp thứ 2, DA nhảy từ lên làm kích hoạt DFF B, QB = DB = Vậy, sau xung nhịp thứ 2, DA = 1, DB = + Tại xung nhịp thứ 3, QA = DA = Sau xung nhịp thứ 2, DA từ về 0, D-FF B khơng kích hoạt + Tại xung nhịp thứ 4, QA = DA = Sau xung nhịp thứ 4, DA nhảy từ lên 1, D-FF kích hoạt, QB = DB = Sau đó, DB nhảy từ lên làm kích hoạt D-FF C, QC = DC = + Cứ tiếp tục vậy, lối Q FF trước chuyển từ về kích hoạt xung CLK D-FF phía sau làm hoạt động Nhờ thiết kế vậy, QDQCQBQA sau = QDQCQBQA trước + 1.4 Đặt máy phát xung CLOCK GENERATOR thiết bị DTLAB-201 chế độ phát với tần số 1Hz.Sử dụng lối TTL máy phát xung cho thí nghiệm Nối máy phát tới lối vào IN/CK sơ đồ D7.1 (thay cho công tắc xung PS1) Quan sát trạng thái LED thị 1.6 Vẽ giản đồ xung mô tả xung QA, QB, QC, QD theo xung vào CK - Màu vàng tín hiệu clock - Vàng – QA - Xanh dương – QB - Đỏ – QC - Xanh - QD Nhận xét: - Đây đếm tiến theo xung Clock: thời điểm sườn lên xung clock, đếm +1 - Khi cho PS2 = thì đếm đưa về trạng thái ban đầu (0) Khi ấn nút PS2 = 1, đếm bắt đầu hoạt động lối vào R hoạt động mức tích cực thấp - Xung QD có độ rộng gấp đơi xung Q C, gấp lần xung Q B gấp lần xung QA Bộ đếm bit, Bộ chia, Bộ đếm vòng 2.1 Cấp nguồn +5V cho mảng sơ đồ D7-2 2.2 Bộ đếm nhị phân bit 2.2.2 Đặt DS1 1, nhấn PS1 để xóa đếm (IC1 đếm đờng - xóa theo tín hiệu CK) Đặt DS1 = Nhấn PS1/ CK để tạo tín hiệu đưa vào đếm Xác định trạng thái lối QA  QD theo trạng thái LED: LED sáng Q = 1, LED tắt Q = Ghi kết vào bảng D7-2 Tính giá trị thấp phân tương ứng với số đếm nhị phân so sánh với số lần PS1 tạo xung vào Bảng D7-2 Số thứ tự PS2 PS1 QD QC QB QA Tính giá trị thập phân CLR IN/CK 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 10 1 10 11 1 11 12 1 0 12 13 0 0 14 0 0 15 0 0 16 0 0 17 0 0 2.2.3 Đặt máy phát xung CLOCK GENERATOR thiết bị DTLAB-201 chế độ phát với tần số 1Hz.Sử dụng lối TTL máy phát xung cho thí nghiệm Nối máy phát tới lối vào IN sơ đồ D7-2 (thay cho công tắc xung PS1) Quan sát trạng thái LED thị 2.2.4 Đặt thang đo lối vào dao động ký 2V/cm Đặt thời gian quét dao động ký 0.1ms/cm Chỉnh cho tia nằm khoảng phần phần dao động ký Sử dụng nút chỉnh vị trí để tia dịch theo chiều X Y về vị trí dễ quan sát Dao động ký đặt chế độ đờng ngoại lấy tín hiệu điều khiển từ thiết bị Tăng tần số máy phát lên10KHz Nối kênh dao động ký với lối vào IN Sử dụng kênh dao động ký để quan sát tín hiệu QA, QB, QC, QD 2.2.5 Vẽ giản đồ xung mô tả xung QA, QB, QC, QD theo xung vào - Màu vàng tín hiệu clock Nhận xét: - Đây đếm tiến theo xung Clock: thời điểm sườn lên xung clock, đếm +1 - Khi CLR =1 thì đếm đưa về trạng thái ban đầu (0) Khi CLR = 0, đếm bắt đầu hoạt động (do lối vào CLEAR mức tích cực thấp) - Xung QD có độ rộng gấp đơi xung Q C, gấp lần xung Q B gấp lần xung QA Bộ chia tần – đếm vòng 3.1 Nối mạch sơ đồ D7.2 với mạch DTLAB-201 sau: • Lối vào (Input): nối với cơng tắc DATA& PULSER SWITCHES thiết bị - Nối lối vào CK với công tắc xung PS1 – Chốt A/ TTL - Nối J1 để liên hệ lối vào xóa CLR/ IC1 với lối Q lựa chọn - Nối chân xóa CLR với cơng tắc DS1 / TTL • Lối (Output): nối với LED thị logic (LOGIC INDICATORS) thiết bị Giống mục 2.2 3.2 Ví dụ: Nối A với 1, B với Đặt DS1 = 1, nhấn PS1 để xóa đếm, su đặt DS1 = Nhấn PS1/ CK để ghi số liệu vào đếm Xác định trạng thái lối QA  QD theo trạng thái LED: LED sáng Q = 1, LED tắt Q = Ghi kết vào bảng D7-3 - Nối J1 Bảng D7-3 A với 1, B với 4, C với DS1 STT PS1 QD QC QB QA Xóa CK 1 0 0  0  0  0 1  0  1  1  1  0  10 0  11 1  12 1  13 1 0  14 1  15 0 0  - Sau 13 xung nhịp, đếm trở về trạng thái ban đầu  chia 13 Tính giá trị thập phân 10 11 12 13 Bảng D7-3 A với 1, B với 2, C với DS1 STT PS1 QD QC QB QA Xóa CK 1 0 0  0  0  0 1  0  1  1  1  0 0  - Sau xung nhịp, đếm trở về trạng thái ban đầu  chia Tính giá trị thập phân Bảng D7-3 A với 1, B với DS1 STT PS1 QD QC QB QA Xóa CK 1 0 0  0  0  0 1  0  1  0 0  - Sau xung nhịp, đếm trở về trạng thái ban đầu  chia Bảng D7-3 A với 2, B với 4, C với Tính giá trị thập phân DS1 Xóa 0 0 0 0 0 0 0 STT 10 11 12 13 14 15 16 PS1 CK                 QD 0 0 0 0 1 1 1 QC QB 0 0 1 1 0 0 1 0 1 0 1 0 1 0 QA 1 1 1 0 - Sau 14 xung nhịp, đếm trở về trạng thái ban đầu  chia 14 Bộ đếm thập phân 4.1 Cấp nguồn +5V cho mảng sơ đồ D7.3 Tính giá trị thập phân 10 11 12 13 14 Bảng D7-5 Số thứ tự LS1 PS1 PS2 QD QC QB QA Chỉ thị LED đoạn START IN/CK CLR ↑ 0 0 1 ↑ 0 0 1 ↑ 0 ↑ 0 1 ↑ 0 0 ↑ 0 1 ↑ 0 1 ↑ 0 1 ↑ 0 ↑ 0 10 ↑ 0 0 0 11 ↑ 0 0 1 4.4 Đặt máy phát xung CLOCK GENERATOR thiết bị DTLAB-201 chế độ phát với tần số 1Hz.Sử dụng lối TTL máy phát xung cho thí nghiệm Nối máy phát xung tới lối vào IN/ CK sơ đồ D7.3 (thay cho công tắc xung PS2) 4.5 Đặt thang đo lối vào dao động ký 2V/cm Đặt thời gian quét dao động ký 0.1ms/cm Chỉnh cho tia nằm khoảng phần phần dao động ký Sử dụng nút chỉnh vị trí để tia dịch theo chiều X Y về vị trí dễ quan sát Dao động ký đặt chế độ đờng ngoại lấy tín hiệu điều khiển từ thiết bị Tăng tần số máy phát lên 10KHz Nối kênh dao động ký với lối vào IN/ CK Sử dụng kênh dao động ký để quan sát tín hiệu QA, QB, QC, QD 4.6 Vẽ giản đồ xung mô tả xung QA, QB, QC, QD theo xung vào - Vàng: Xung QA - Xanh dương: Xung QB - Đỏ: Xung QC - Xanh lá: Xung QD Nhận xét: - Đây đếm tiến theo xung clock Tuy nhiên, khác với đếm bit phần trên, đếm thập phân đếm từ đến - Reset = đưa mạch về trạng thái ban đầu (các lối = 0) Mạch thực chức đếm tiến Reset = - Tín hiệu Start cho phép đếm hoạt động theo xung clock mức cao Start = 0, đếm không hoạt động, giữ nguyên trạng thái Bộ đếm thuận – nghịch Nhiệm vụ: Tìm hiểu cấu trúc nguyên tắc hoạt động đếm thuận nghịch bit mã BCD 5.1 Cấp nguồn +5V cho mảng sơ đồ D7-4 5.2 Bộ đếm thuận (đếm tiến) - Nối J1,J3,J5,J7  Đặt TS1 = 7, TS2 = Bảng D7-6 LS1 START ĐIỀU KHIỂN DS1 LS2 CLEA LOAD R x SỐ ĐẶT TRƯỚC CHỈ THỊ LED ĐOẠN PS1 IN TS1 TS2 LED-7/2 LED-7/1  0 0 0 0 0 0  0 1 1 1 1 1 Đặt TS1 = 9, TS =           7 7 7 7 7 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 Bảng D7-6 LS1 START 1 0 0 0 0 0 ĐIỀU KHIỂN DS1 LS2 CLEA LOAD R x 0 1 1 1 1 1 SỐ ĐẶT TRƯỚC PS1 IN            CHỈ THỊ LED ĐOẠN TS1 TS2 LED-7/2 LED-7/1 9 9 9 9 9 9 7 7 7 7 7 7 8 8 8 8 8 9 - Ngắt J1, nối máy phát xung trực tiếp tới lối vào chân 5/ IC2 sơ đồ D7.4 * Giản đồ xung IC2 - Vàng: Xung clock - Xanh dương: Xung QA - Tím: Xung QB - Xanh lá: Xung QC - Đỏ: Xung QD - Cam: Xung chân Carry 1-2 * Giản đồ xung IC3 Vàng: Xung clock Xanh dương: Xung QA Tím: Xung QB Xanh lá: Xung QC Đỏ: Xung QD Cam: Xung chân Carry 1-2 5.2.7 Trên sở giản đờ xung, giải thích xem sơ đờ nối J1, J3, J5, J7 lại dừng đếm đạt tới số đếm cực đại - Khi đạt tới số đếm cực đại (99), hai chân Carry đều có mức logic thấp (0) Sau đó, tín hiệu từ hai chân qua cổng NOR cho mức logic cao (1) Đầu lại NOR với tín hiệu xung CLOCK cho tín hiệu lối ln giữ mức logic thấp (0) (1 NOR = 0) Chân UP IC2 mức logic thấp, IC2 dừng đếm tiến Chân UP IC3 lúc mức logic thấp (do chân Carry IC2 mức logic thấp ) nên IC3 dừng đếm tiến Vì vậy, sơ đồ nối J1, J3, J5, J7 dừng đếm đạt tới số đếm cực đại Bổ sung: - Các chân IC 74LS192: + Các chân D0 – D3: chân nạp liệu vào + Các chân Q0 – Q3: chân ngõ + Chân UP, DN: định chức đếm thuận, nghịch đếm Nếu có xung cạnh lên chân UP thì đếm tiến, xung cạnh lên chân DN thì đếm lùi + Chân PL: chân Preset dùng để đặt trước giá trị, mức cao thì không làm gì, mức thấp thì nhận liệu vào từ chân D0 – D3 + Chân MR: chân Master Clear, để lên mức cao reset, mức thấp thì không làm gì + Các chân TCU, TCD chân carry, dùng để nối tiếp IC khác - Khi đếm đến 9, nhấn CLOCK, chân TCU chuyển sang mức logic thấp, nhả nút chuyển sang mức logic cao kích hoạt IC 74LS192 phía đờng thời chuyển số hiển thị LED IC phía từ về Tương tự với đếm nghịch 5.3 Bộ đếm ngịch (đếm lùi) - Nối J2,J4,J6,J8 * Đặt TS2 = TS1 = Bảng D7-7 LS1 START 1 0 0 0 0 ĐIỀU KHIỂN DS1 LS2 CLEA LOAD R x x 1 1 1 1 1 SỐ ĐẶT TRƯỚC PS1 IN x          CHỈ THỊ LED ĐOẠN TS1 TS2 LED-7/2 LED-7/1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 * Đặt TS2 = 2, TS1 = Bảng D7-7 LS1 START 1 0 0 0 0 ĐIỀU KHIỂN DS1 LS2 CLEA LOAD R x x 1 1 1 1 1 * Giản đồ xung IC2 Vàng: Xung clock Xanh dương: Xung QA SỐ ĐẶT TRƯỚC PS1 IN x          CHỈ THỊ LED ĐOẠN TS1 TS2 LED-7/2 LED-7/1 4 4 4 4 4 4 2 2 2 2 2 2 2 2 2 1 1 4 Tím: Xung QB Xanh lá: Xung QC Đỏ: Xung QD Cam: Xung chân Borrow 1-3 * Giản đồ xung IC3 Vàng: Xung clock Xanh dương: Xung QA Tím: Xung QB Xanh lá: Xung QC Đỏ: Xung QD Cam: Xung chân Borrow 1-3 5.3.7 Trên sở giản đờ xung, giải thích xem sơ đờ nối J2, J4, J6, J8 lại dừng đếm khi trừ hệ số đếm định trước - Khi đếm đếm đến 00, hai chân Borrow đều có mức logic thấp (0) Sau đó, tín hiệu từ hai chân qua cổng NOR cho mức logic cao (1) Đầu lại NOR với tín hiệu xung CLOCK cho tín hiệu lối ln giữ mức logic thấp (0) (1 NOR = 0) Chân DOWN IC2 mức logic thấp, IC2 dừng đếm lùi Chân DOWN IC3 lúc mức logic thấp (do chân Borrow IC2 mức logic thấp ) nên IC3 dừng đếm lùi Vì vậy, sơ đồ nối J2, J4, J6, J8 dừng đếm khi trừ hệ số đếm định trước Bộ đếm Jonhson giải mã bàn phím 6.1 Cấp nguồn +5V cho mảng sơ đồ D7-5 6.2 Bộ đếm với lối giải mã: Hình D7.5a - Nối J2 để khảo sát riêng đếm Bảng D7-7 LỐI VÀO PS1 PS2 CLEAR IN           LỐI RA 10 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0  0 0 0 0 6.3 Bộ đếm vịng N trạng thái - Ngắt cơng tắc xung PS1 khỏi chốt CLEAR - Nối chốt CLEAR với chốt (từ đến 10) - Nối chốt CLEAR với chốt 1: Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 3:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 4:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 5:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 6:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 7:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 8:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 9:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = - Nối chốt CLEAR với chốt 10:Có trạng thái tương ứng đếm trở về trạng thái ban đầu nên N = Bổ sung: - Các chân IC 4017 + Các chân 1-7, 9-11: 10 chân ngõ + Chân 12 (CO): Chân carry out, chân lên mức cao sau IC đếm từ đến 10 Thường sử dụng để kích cho IC đếm khác + Chân 13(ENABLE): Chân cho phép, hoạt động mức tích cực thấp Khi EN = 0, mạch hoạt động + Chân 14 (Clock): Mạch hoạt động với sườn dương xung clock + Chân 15 (Master Reset): Reset về trạng thái ban đầu (Đèn sáng) Cách hoạt động: - Đầu tiên Q0 mặc định mức 1, Q khác mức Khi nhấn xung CLOCK nghĩa ta cấp xung cho IC hoạt động, chân Q1 xuất mức 1, chân khác mức Khi đếm đến 10, chân CO nhận mức logic cao, đồng thời chân Q0 xuất mức 1, chân Q khác mức - Khi ngắt chốt CLEAR khỏi PS1 nối với chân Q4 Khi ấn CLOCK đến lần thứ thì Q4 mức 1, Q khác mức 0, vì Q4 nối với MR nên MR nhận tín hiệu mức từ Q4 nên reset về trạng thái mặc định 6.4 Bộ giải mã bàn phím: 6.4.1 Nối mạch sơ đồ hình D7-5b với mạch DTLAB-201 sau: Bảng D7-9 CÔNG TẮC NHẤN BÀN PHÍM PS1 CLEA R 0 1 1 LỐI RA 10 QD QC QB QA 0 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 Nhận xét: - CLEAR = đặt lối về trạng thái ban đầu (tất lối đều 0) - CLEAR = khiến lối thực mã hố theo cơng tắc nhấn - Khi nhấn công tắc, lối nhận mã hố nhị phân số bàn phím cơng tắc nhấn Mỗi số bàn phím tương đương với bit mã hố (Ví dụ: Khi ấn PB8 (có số bàn phím 7) cho lối nhị phân: 0111) Kết thúc