Bài 1. Cổng logic 1 22Bài 2. Cổng logic 2 68Bài 3. Các sơ đồ logic cơ bản 1: Các bộ giải mã và mã hóa logic 94Bài 4. Các sơ đồ logic cơ bản 2: Các sơ đồ logic toán học 124Bài 5. Các sơ đồ logic cơ bản 3: Các bộ phân kênh và hợp kênh 153Bài 6. Sơ đồ Trigger và bộ ghi 181Bài 7. Sơ đồ Trigger và bộ đếm 237Bài 8. Bộ so sánh và bộ tương đồng 299Bài 9. Bộ nhớ bán dẫn 325Bài 10. Các sơ đồ biến đổi: Bộ biến đổi số tương tự DAC; Bộ biến đổitần số sang điện áp FVC; Bộ biến đổi điện áp sang tần số VFC
VIET NAM NATIONAL UNIVERSITY UNIVERSITY OF ENGINEERING AND TECHNOLOGY ******** MÔN: THỰC TẬP ĐIỆN TỬ SỐ THỰC NGHIỆM TUẦN 6: SƠ ĐỒ TRIGGER VÀ BỘ GHI PHẦN 2: THỰC NGHIỆM I Sơ đồ Trigger Các bước thực hiện: 1.1 Cấp nguồn +5V cho mảng sơ đồ D6-1 1.2 Sơ đồ Trigger transistor : hình D6-1a 1.2.1 Nối Q, Q với LED 14, LED 15 thị logic (LOGIC INDICATORS) thiết bị 1.2.2 Chập đất điểm B1 B2 Căn trạng thái LED (LED sáng, Q = 1, LED tắt Q = 0) Ghi trạng thái Q, Q vào bảng D6-1 Đo giá trị Q, Q , B1, B2 sau lần chập đất ghi kết vào bảng D6-1 Câu hỏi: Sau lần chập đất ghi kết vào bảng D6-1 Bảng D6-1 V(B1) → 0V Q V(Q) 4.73V V(B2) → 0V 0.21V V() 0.21V V(B1) 0V V(B2) 0.72V 4.73V 0.72V 0V Câu hỏi: Dựa sơ đồ nguyên lý hình D6-1a, giải thích tồn hai trạng thái bền (Q = Q = 1) - Khi V(B1) = 0, tran Q1 cấm -> Q =1 Led sáng tran Q2 thông -> =0 - Khi V(B2) = 0, tran Q2 cấm -> =1 Led sáng tran Q1 thông -> Q =0 1.3 Sơ đồ Trigeer với cổng đảo : Hình D6-1b 1.3.2 Chập đất nhanh điểm Q, Q Căn trạng thái LED (LED sáng-mức logic 1, LED tắt mức logic 0) Ghi trạng thái Q, Q vào bảng D6-2 Bảng D6-2 Q 0 Câu hỏi: So sánh tương đương sơ đồ transistor (hình D6-1a) với sơ đồ IC1 (hình D6-1b): - Q ln có trạng thái đối lập với đổi trạng thái đảo công tắc - Hai mạch sơ đồ trạng thái ổn định, thay đổi cơng tắc giá trị đầu vào giá trị đầu thay đổi tương ứng II Sơ đồ Trigger R-S cổng logic 2.1 Nối mạch sơ đồ D6-1c (IC2 - cổng NOR) với mạch thiết bị sau: 2.2 Nhấn cơng tắc PS1, tương ứng với trạng thái ghi bảng D6-3 Theo dõi trạng thái đèn LED thị Đèn LED sáng, chứng tỏ mức cao (1), đèn LED tắt - mức thấp (0) Ghi kết vào bảng D6-3 Bảng D6-3 PS1 S ↑ PS2 R ↑ Q 1 2.3 Nối mạch sơ đồ D6-1d (IC3 - cổng NAND) với mạch thiết bị sau 2.4 Nhấn công tắc PS1, tương ứng với trạng thái ghi bảng D6-4 Theo dõi trạng thái đèn LED thị Đèn LED sáng, chứng tỏ mức cao (1), đèn LED tắt - mức thấp (0) Ghi kết vào bảng D6-3 Bảng D6-4 PS1 PS2 Q ↓ ↓ 2.5 So sánh kết trigger R-S cổng NOR cổng NAND - trigger R-S cổng NOR cổng NAND cho kết ngược - Đối với cổng NOR R 0 1 S 1 Q Giữ nguyên trạng thái trước Trạng thái cấm (Cả lối có mức logic thấp) - Đối với cổng NAND 0 1 b) 1 Q Trạng thái cấm (Cả lối có mức logic cao) Giữ ngun trạng thái trước Ngun lý: • Khi khơng có tín hiệu, tức R = S = 0, mạch có hai trạng thái ổn định Q = Q = Q = Q = Đầu cổng nối trực tiếp với đầu vào cổng kia, mạch có hồi tiếp dương, mạch hồn tồn trì trạng thái có • Vì tín hiệu đầu vào S thiết lập trigger trạng thái Q = 1, tín hiệu đầu vào R xóa trigger trạng thái Q = 0, nên thường gọi S đầu vào đặt (Set) đầu vào R đầu vào xóa (Reset) Ưu, nhược điểm: - Ưu điểm: Mạch đơn giản, nhớ bit, sở để cấu trúc Trigger hoàn hảo - Nhược điểm: Tín hiệu trực tiếp điều khiển trạng thái đầu ra, ứng dụng bị hạn chế, tín hiệu vào ràng buộc lẫn nhau, (ví dụ R = S = 1, lối Q ,�̅ đồng thời ‘1’ → lối không ổn định → mạch rơi vào trạng thái cấm chưa xác định trạng thái trước đó) Cách khắc phục: Để khắc phục nhược điểm loại trigger RS trực tiếp điều khiển, người ta thêm vào cổng điều khiển tín hiệu điều khiển, trigger RS đồng trình bày hình 6.4 Các cổng A, B làm thành trigger bản, cổng C, D cổng điều khiển, CP tín hiệu điều khiển, thường dùng xung đồng hồ clk (clock), kí hiệu logic đầu CP có dấu >, tín hiệu tích cực với sườn dương xung Nguyên lí hoạt động: Khi CP = cổng C, D bị ngắt, trigger RS khơng tiếp thu tín hiệu vào, mạch trì trạng thái cũ Khi CP = cổng C, D thơng, mạch sẵn sàng tiếp thu tín hiệu vào R, S Nguyên lí hoạt động trigger RS đồng giống trigger RS bản, chẳng qua chúng khác tiếp nhận tín hiệu đầu vào R, S CP = Vì lí nên gọi trigger RS đồng III Sơ đồ Trigger R-S điều khiển xung cổng logic 3.1 Cấp nguồn +5V cho mảng sơ đồ D6-2 3.2 Nối mạch sơ đồ D6-2 (IC1 - cổng NAND) với mạch thiết bị sau: 3.3 Nhấn công tắc xung, theo dõi trạng thái đèn LED thị Ghi kết vào bảng D6-5 Bảng D6-5 LS1 S 1 LS2 R 0 1 PS1 Q ↑ ↑ ↑ ↑ Khơng có TH 3.4 Giải thích ngun tắc hoạt động sơ đồ - Khi S=1 , R= 0� Lối trạng thái set Q =1 - Khi S=0 , R= 1� Lối trạng thái reset Q =0 - Khi S=0 , R= � Lối trạng thái nochange Q =Q0 - Khi S=1, R= � Lối trạng thái cấm 0 Khơng có TH IV Trigger D 4.1 Cấp nguồn +5V cho mảng sơ đồ D6-4 4.2.1 Nối mạch sơ đồ D6-3a với mạch thiết bị sau: • Lối vào (Input): nối với công tắc DATA & PULSE SWITCHES thiết bị - Nối lối vào D với cơng tắc logic LS8 - Nối lối vào CK với công tắc xung PS1 – chốt A/ TTL • Lối (Output): nối với LED thị logic (LOGIC INDICATORS) thiết bị - Nối lối Q với LED 15 - Nối lối Q với LED 14 4.2.2 Đặt công tắc logic LS8, tương ứng với trạng thái ghi bảng D6-6 Nhấn công tắc xung, theo dõi trạng thái đèn LED thị Đ èn LED sáng, chứng tỏ mức cao (1), đèn LED tắt - mức thấp (0) Ghi kết vào bảng D6-6 Bảng D6-6 LS8 D 1 PS1 CK ↑ ↑ ↑ ↑ Q 1 1 4.2.3 Trên sở trigger R-S, phân tích cấu trúc nguyên tắc hoạt động trigger D - Lối Q = D thời điểm sườn lên xung CLK (thời điểm nhấn nút từ lên 1), thời điềm lại, lối giữ nguyên trạng thái trước 4.4 Trigger D kiểu tầng điều khiển theo mặt xung : hình D6-3b Mạch chưa chạy được 4.5 Trigger D loại vi mạch 4.5.1 Cấp nguồn +5V cho mảng sơ đồ D6-4 LS4 D X X * Nhận xét: LS1 PR 1 LS2 CLR 1 PS1 Xung X X Q 0 1 - Lối vào tích cực thấp PR có tác dụng SET tín hiệu, PR = 0, CLR = 1, lối trạng thái đặt: Q = - Lối vào tích cực thấp CLR có tác dụng RESET tín hiệu, PR = 1, CLR = 0, lối trạng thái đặt lại: Q = - Khi PR = CLR = 1, ta có lối Q = D thời điểm sườn lên xung CLK (thời điểm nhấn nút từ lên 1), thời điềm lại, lối giữ nguyên trạng thái trước V Thanh chốt liệu – Latch 5.1 Cấp nguồn +5V cho mảng sơ đồ D6-6 5.2 Nối mạch sơ đồ D6-6 với mạch thiết bị sau: 5.3 Xác định trạng thái lối Q theo đèn LED thị Ghi kết vào bảng D6-11 Bảng D6-11 OE 0 0 C K D 0 1 D 1 D 0 1 D 0 D 0 1 D 1 D 0 1 D 0 Q 0 1 Q 1 Q 0 1 Q 0 5.4 Phát biểu tóm tắt nguyên tắc làm việc chốt khảo sát - OE = 1, mạch không hoạt động, tất lối Q 0 1 Q 1 Q 0 1 1Q 0 - Khi OE = 0, 8Q7Q6Q5Q4Q3Q2Q1Q = 8D7D6D5D4D3D2D1D thời điểm sườn lên xung CLK (thời điểm nhấn nút từ lên 1), thời điểm khác, lối giữ nguyên trạng thái trước � OE có tác dụng cho phép mạch hoạt động Ứng dụng: Mạch chốt tên gọi sử dụng nhiều hệ thống số cần chốt hay đệm liệu trước xử lý điều khiển hay truyền nhận Ngoài cịn sử dụng làm + Mạch chống dội: Hiện tượng dội thiết bị khí gây nên đóng ngắt chuyển mạch điện tử + Mạch tạo dạng sóng vng: Một mạch chốt kết hợp với số linh kiện R, C để tạo nên mạch dao động sóng vng ngõ lật trạng thái qua lại mức 0.Mạch thiết lập xoá tự động theo thời nạp xả tụ C trở R VI Bộ ghi dịch – Shift register 6.1 Cấp nguồn +5V cho mảng sơ đồ D6-7 6.2.2 Bộ dịch mã nối tiếp – song song: Chưa sử dụng công tắc LS5- LS8 Đặt công tắc logic LS4 nhấn PS1 theo bảng D6-12 Xác định trạng thái lối Q theo đèn LED thị Đèn LED sáng Q = 1, đèn LED tắt Q = Ghi kết vào bảng D6-12 Bảng D6-12 LS4 SER IN 0 0 0 0 LS1 LOAD 0 0 0 PS1 CK ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ 4Q 3Q 2Q 1Q 0 0 0 0 0 0 0 0 0 * Nhận xét: - SER IN lối vào nối tiếp, LOAD tín hiệu điều khiển ghi song song ghi nối tiếp - Khi LOAD = 0, lối cổng AND: 2:B, 2:D, 4:B, 4:D 0, tín hiệu từ SER IN thằng vào lối vào 1D trigger D Sau nhấn PS1 (tạo xung clock), tín hiệu lối 1Q = 1D = đồng thời lối vào 2D Sau nhấn PS1 (tạo xung clock) ngắt SER IN tín hiệu lối 2Q = 2D = 1, tín hiệu lối vào 1D = Cứ tiếp tục vậy, bit vào trước bị đẩy xuống bit (từ 1Q chạy dần xuống 4Q) Đây trạng thái dịch nối tiếp nhận đầu vào từ SER IN, sau xung clock, giá trị lối vào nhập, lối song song 4Q3Q2Q1Q = 1000 Ứng dụng: - Bộ ghi dịch gọi ghi dịch phần tử thiếu CPU, hệ vi xử lí với khả ghi (nhớ) số liệu dịch thơng tin (sang phải sang trái) hay gọi lưu trữ liệu dịch chuyển liệu 6.2.3 Bộ dịch mã song song - nối tiếp : Đặt công tắc logic LS5-8 LS4 theo bảng D6-13 để mã song song vào trigger D Nhấn PS1 – CK để ghi mã từ lối vào song song (1D-4D) vào trigger D (IC5-IC6) Để dịch mã cần chuyển LS4 → nhấn PS1 Xác định trạng thái lối 1Q – 4Q theo đèn LED thị Đèn LED sáng Q = 1, đèn LED tắt Q = Ghi kết vào bảng D6-13 Bảng D6-13 LS1 LOAD LS4 SER IN PS1 CK LS8 4D LS7 3D LS6 2D LS5 1D 4Q 3Q 2Q 1Q 0 0 0 * Nhận xét: 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 0 0 0 - LOAD = 1, lối cổng AND: 2:B, 2:D, 4:B, 4:D lối vào, tín hiệu lối vào từ 1D đến 4D nhận lúc (vào song song) - LOAD = 0, sau xung clock, bit vào trước bị đẩy xuống bit (từ 1Q chạy dần xuống 4Q) Cứ tiếp tục vậy, sau xung clock, ta có lối nối tiếp 4Q nhận giá trị 0,1,0,1 Đây trạng thái vào song song nối tiếp (PISO) 6.3 Bộ ghi dịch dùng vi mạch 6.3.1 Nối mạch sơ đồ D6-6b với mạch thiết bị sau: 6.3.2 Đặt công tắc logic LS1-8 DS1-3 theo bảng D6-14 để chuẩn bị ghi mã song song vào trigger D 236 Nhấn CK để ghi mã từ lối vào song song (A-H) vào ghi (IC6) Để dịch mã cần chuyển DS1 – SH/LD từ → nhấn PS1 - CK Xác định trạng thái lối 1Q – 4Q theo đèn LED thị Đèn LED sáng Q = 1, đèn LED tắt Q = Ghi kết vào bảng D6-14 Bảng D6-14 PS2 CLR 1 1 1 SH/ LD X X 1 1 DS2 SR X X X 0 0 DS3 CK1 X 0 0 0 PS1 CK X LS8 H X 0 0 0 LS7 G X 0 0 0 LS6 F X 0 0 0 LS5 E X 1 1 1 LS4 D X 1 1 1 LS3 C X 0 0 0 LS2 B X 0 0 0 LS1 A X 1 1 1 SER OUT 0 0 1 1 X X 0 0 0 1 1 0 0 1 * Nhận xét: - Lối vào tích cực thấp CLR có tác dụng reset lại tín hiệu CLR = cho phép mạch hoạt động bình thường CLR = , lối đặt lại - Tín hiệu điều khiển SH/LD = 0, ghi đầu vào song song (A H) dựa sườn lên tín hiệu CK - Tín hiệu điều khiển SH/LD = 1, dịch bit load theo sườn lên tín hiệu CK - Khi CK1 = 1, mạch khơng nhận tín hiệu xung CK nên SH/LD không ảnh hưởng đến mạch CK1 = 0, mạch hoạt động dựa theo tín hiệu xung CK Kết thúc 0