Việc mềm hóa các phần cứng mang lại nhiều hiệu quả thiết thực. Giảm thiểu rủi ro so với thiết kế hoàn toàn bằng phần cứng. Điều quan trọng là có thể thiết kế một lần và dùng lại, có phần mềm hỗ trợ mô phỏng trước khi thực hiện trên phần cứng. Đó là những lợi ích mà thiết kế mới mang lại. Một vấn đề quan trọng trong thiết bị thông tin vô tuyến dựa trên công nghệ xử lý tín hiệu số đó là phương thức điều chế, giải điều chế tín hiệu cùng với các giải pháp, thuật toán thực hiện. Với ưu điểm vượt trội của công nghệ FPGA và ngôn ngữ mô tả phần cứng Verilog HDL, nhóm chúng em đã được làm bài tập lớn trong môn học “Thiết kế VLSI” với đề tài: “Thiết kế Baseband cho bộ lọc QPSK sử dụng Verilog HDL”, dưới sự hướng dẫn của thầy Phan Xuân Vũ.
Thiết kế VLSI -20191 TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ - VIỄN THÔNG BÁO CÁO BÀI TẬP LỚN THIẾT KẾ VLSI ĐỀ TÀI THIẾT KẾ BASEBAND CHO BỘ LỌC QPSK SỬ DỤNG VERILOG HDL Giảng viên hướng dẫn: TS Phan Xuân Vũ Sinh viên thực hiện: Đỗ Thị Thắm 20153477 Phạm Đức Hải Đăng 20150914 Nguyễn Sỹ Khiêm 20152009 Hà Nội, 1-2020 Thiết kế VLSI -20191 NHẬN XÉT CỦA GIẢNG VIÊN HƯỚNG DẪN ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………….…………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………….…………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… ……………………………………………………………………………………………… …………………………………………………………………………………………… Thiết kế VLSI -20191 LỜI NÓI ĐẦU Ngày nay, khoa học kỹ thuật phát triển dẫn đến ứng dụng truyền thơng mã hóa tín hiệu từ mà phát triển theo Việc mềm hóa dạng điều chế, thực thiết kế vơ tuyến cấu hình mềm phát triển mạnh, đem lại khả thích ứng cao tái sử dụng, cấu hình lại theo yêu cầu Trên giới, xu hướng xử dụng phần mềm để mô tả phần cứng thực chip trắng sử dụng rộng rãi, thiết bị đại sử dụng công nghệ thay dần chip chuyên dụng trước Việc mềm hóa phần cứng mang lại nhiều hiệu thiết thực Giảm thiểu rủi ro so với thiết kế hoàn toàn phần cứng Điều quan trọng thiết kế lần dùng lại, có phần mềm hỗ trợ mô trước thực phần cứng Đó lợi ích mà thiết kế mang lại Một vấn đề quan trọng thiết bị thông tin vô tuyến dựa công nghệ xử lý tín hiệu số phương thức điều chế, giải điều chế tín hiệu với giải pháp, thuật toán thực Với ưu điểm vượt trội công nghệ FPGA ngôn ngữ mô tả phần cứng Verilog HDL, nhóm chúng em làm tập lớn môn học “Thiết kế VLSI” với đề tài: “Thiết kế Baseband cho lọc QPSK sử dụng Verilog HDL”, hướng dẫn thầy Phan Xuân Vũ Trong q trình hồn thành tập lớn, chúng em cịn nhiều thiếu sót nhầm lẫn Mong thầy đánh giá đóng góp để chúng em hoàn thành đề tài cách trọn vẹn Thiết kế VLSI -20191 MỤC LỤC NHẬN XÉT CỦA GIẢNG VIÊN HƯỚNG DẪN LỜI NÓI ĐẦU MỤC LỤC DANH SÁCH HÌNH ẢNH DANH SÁCH BẢNG BIỂU CHƯƠNG I: CƠ SỞ LÝ THUYẾT 1.1 Baseband tín hiệu baseband 1.2 Điều chế QPSK 1.3 Giải điều chế QPSK CHƯƠNG II: THIẾT KẾ HỆ THỐNG 2.1 Module TOP 2.1.1 Sơ đồ khối khối TOP 2.1.2 Mơ tả tín hiệu mơ dạng sóng 10 2.2 Module P2S 11 2.2.1 Sơ đồ khối module P2S 11 2.2.2 Mơ tả tín hiệu vào 12 2.3Module Sine 12 2.3.1 Sơ đồ khối khối Sine 13 2.3.2 Mơ tả tín hiệu vào 13 2.4 Module Cosine 14 2.4.1 Sơ đồ khối Module Cosine 14 2.4.2 Mơ tả tín hiệu vào 15 Thiết kế VLSI -20191 2.5 Module Sum 15 2.5.1 Sơ đồ khối module Sum 15 2.5.2 Mô tả tín hiệu vào 16 2.6 Module Carrier 16 2.6.1 Sơ đồ khối Module Carier 17 2.6.2 Mô tả tín hiệu vào 17 2.7 Module Mix_wave 17 2.7.1 Sơ đồ khối module Mix_wave 18 2.7.2 Mô tả tín hiệu vào 18 2.8.Module Decoder 19 2.8.1 Sơ đồ khối 19 2.8.2 Mô tả tín hiệu vào 20 KẾT LUẬN 21 TÀI LIỆU THAM KHẢO 22 Thiết kế VLSI -20191 DANH SÁCH HÌNH ẢNH Hình 1.1: Sơ đồ điều chế QPSK……………………………………………………… Hình 1.2: Sơ đồ khối giải điều chế QPSK…………………………………… Hình 2.1: Sơ đồ khối tổng quát khối TOP…………………………………… Hình 2.2: Sơ đồ chi tiết khối TOP…………………………………………… Hình 2.3: Kết mơ dạng sóng khối Top…………………………… Hình 2.4: Sơ đồ khối tổng quát module P2S……………………………………… Hình 2.5: Sơ đồ khối chi tiết module P2S………………………………………… Hình 2.6: Sơ đồ khối tổng quát khối Sine…………………………………… Hình 2.7: Sơ đồ khối chi tiết khối Sine……………………………………… Hình 2.8: Sơ đồ khối tổng quát khối Cosine………………………………… Hình 2.9: Sơ đồ khối chi tiết khối Cosine…………………………………… Hình 2.10: Sơ đồ khối module Sum…………………………………………………… Hình 2.11: Sơ đồ khối chi tiết khối Sum……………………………………………… Hình 2.12: Sơ đồ khối tổng quát khối carrier………………………………………… Hình 2.13: Sơ đồ khối chi tiết khối carrier…………………………………………… Hình 2.14: Sơ đồ khối tổng quát khối Mix_wave……………………………………… Hình 2.15: Sơ đồ khối chi tiết khối Mix_wave………………………………………… Hình 2.16: Sơ đồ khối tổng quát module Decoder……………………………………… Hình 2.17: Sơ đồ khối chi tiết khối Decoder………………………………………… 10 11 11 12 13 13 14 14 15 16 17 17 18 18 19 19 Thiết kế VLSI -20191 DANH SÁCH BẢNG BIỂU Bảng 2.1: Tín hiệu vào khối TOP…………………………………………………… 10 Bảng 2.2: Mơ tả tín hiệu khối P2S…………………………………………………… 12 Bảng 2.3: Mơ tả tín hiệu vào khối Sine………………………………………… 13 Bảng 2.4: Mơ tả tín hiệu vào khối Cosine………………………………………… 15 Bảng 2.5: Tín hiệu vào khối Sum…………………………………………………… 16 Bảng 2.6: Mơ tả tín hiệu khối carier…………………………………………………… 17 Bảng 2.7: Tín hiệu vào khối Mix_wave…………………………………………… 18 Bảng 2.8: Mơ tả tín hiệu khối Decoder………………………………………………… 20 Thiết kế VLSI -20191 CHƯƠNG I: CƠ SỞ LÝ THUYẾT Chương đề cập đến sở lí thuyết baseband lọc QPSK, xử lí tín hiệu baseband Điều chế giải điều chế tín hiệu 1.1 Baseband tín hiệu baseband Baseband (hay băng tần sở) miền tần số tín hiệu tin thường tín hiệu băng thơng thấp Tín hiệu băng sở dạng số hay tương tự o Đối với tín hiệu tương tự: Thời gian tần số liên tục o Đối vói tín hiệu số: Thời gian biên độ (dạng sóng) rời rạc (ví dụ lối máy tính coi tín hiệu số băng sở) Trong truyền dẫn băng sở, băng tần kênh hỗ trợ phù hợp với băng tần tín hiệu tin nên truyền trực tiếp tín hiêu tin mà không cần phải qua điều chế 1.2 Điều chế QPSK Điều chế QPSK điều chế pha vng góc tín hiệu vào với mức, tùy thuộc vào trạng thái cặp bit liệu vào Tín hiệu đầu lệch pha 90⁰ Tín hiệu vào khối điều chế chia làm kênh kênh I kênh Q o Những bit vào kênh I điều chế sóng mang có pha ban đầu o Những bit vào kênh Q điều chế sóng mang lệch pha 90⁰ so với pha ban đầu Sơ đồ điều chế QPSK: Thiết kế VLSI -20191 Hình 1.1: Sơ đồ điều chế QPSK Các bít tín hiệu vào bit nhị phân Nên tín hiệu kênh I (− sin(𝑤𝑡), sin(𝑤𝑡) ) Các tín hiệu kênh Q (− cos(𝑤𝑡 ) , cos(wt)) Sau đó, tín hiệu hai kênh tổng hợp lại, cho tín hiệu đầu bốn tín hiệu: 𝑨𝒄𝒐𝒔(𝟐𝝅𝒇𝒄 𝒕) 𝝅 𝑨𝒄𝒐𝒔(𝟐𝝅𝒇𝒄 𝒕 + ) 𝟐 𝒔𝒕 = 𝑨𝒄𝒐𝒔(𝟐𝝅𝒇 𝒕 + 𝝅) 𝒄 𝟑𝝅 𝑨𝒄𝒐𝒔(𝟐𝝅𝒇 𝒕 + ) 𝒄 { 𝟐 1.3 Giải điều chế QPSK Khối giải điều chế QPSK thu lại sóng sin(𝑤𝑡) từ tín hiệu nhận tín hiệu đươc cho thằng vào mạch nhân kênh I, đưa qua khối lệch pha 900 trước vào mạch nhân kênh Q, tín hiệu mạch nhân đươc đưa vào mạch lọc hạ thông để loại bỏ thành phần tần số cao, thành phần DC tổng hợp mạch tổng để lại cho dòng liệu Hình 1.2: Sơ đồ khối giải điều chế QPSK Thiết kế VLSI -20191 CHƯƠNG II: THIẾT KẾ HỆ THỐNG Nội dung chương II triển khai hệ thống, với ngôn ngữ mô tả phần cứng Verilog HDL Được thiết kế mơ tín hiệu ngõ Model SIM Kiến trúc khối hiển thị qua RLT View phần mềm Quartus II 2.1 Module TOP Khối TOP khối bao trùm khối khác, thể rõ mối quan hệ khối Tín hiệu vào khối TOP tín hiệu vào toàn hệ thống 2.1.1 Sơ đồ khối khối TOP Clk qpsk_out 16 wave_out bit_out Clk_c TOP rst bit_in Hình 2.1: Sơ đồ khối tổng quát khối TOP Thiết kế VLSI -20191 Hình 2.2: Sơ đồ chi tiết khối TOP 2.1.2 Mơ tả tín hiệu mơ dạng sóng Tín hiệu Số I/O Mơ tả bit Clk Input Tín hiệu clock điều khiển khối cịn lại (15.625Ghz) Clk_c Input Tín hiệu clock điều khiển khối CARRIER (50Ghz) rst Input Tín hiệu resset tích cực mức thấp khởi động tín hiệu count Dữ liệu bit đầu vào bit_in Input qpsk_out Output Tín hiệu sóng QPSK thu wave_out 16 Output Tín hiệu sóng QPSK sau trộn với sóng mang bit_out Output Dữ liệu bit sau giải mã tín hiệu sóng QPSK Bảng 2.1: Tín hiệu vào khối TOP 10 Thiết kế VLSI -20191 Hình 2.3: Kết mơ dạng sóng khối Top 2.2 Module P2S Module phân chia tín hiệu bit vào thành I_bit Q_bit I_bit vào khối Sine để lấy tín hiệu sóng Sine Cịn Q_bit vào khối Cosine để lấy tín hiệu sóng Cosine 2.2.1 Sơ đồ khối module P2S Ibit bit_in P2S Qbit Hình 2.4: Sơ đồ khối tổng quát module P2S 11 Thiết kế VLSI -20191 Hình 2.5: Sơ đồ khối chi tiết module P2S 2.2.2 Mơ tả tín hiệu vào Tín hiệu Số I/O Mơ tả bit Tín hiệu bit đầu vào bit_in Input Ibit Output Tín hiệu vào khối SINE Qbit Output Tín hiệu vào khối COSINE Bảng 2.2: Mơ tả tín hiệu khối P2S 2.3 Module Sine Khối Sine tạo tín hiệu Sine cho điều chế QPSK Điều chế tín hiệu I_bit thành tín hiệu sóng sin (lưu vào data_out1) 12 Thiết kế VLSI -20191 2.3.1 Sơ đồ khối khối Sine Clk SINE Ibit Hình 2.6: Sơ đồ khối tổng quát khối Sine Hình 2.7: Sơ đồ khối chi tiết khối Sine 2.3.2 Mơ tả tín hiệu vào Tín hiệu Số bit I/O Mơ tả Clk Input Xung clock điều khiển khối Ibit Input Tín hiệu điều khiển sóng sine data_out1 Output Tín hiệu sóng sine Bảng 2.3: Mơ tả tín hiệu vào khối Sine 13 data_out1 Thiết kế VLSI -20191 2.4 Module Cosine Khối Cosine tạo tín hiệu Cosine cho điều chế QPSK Điều chế tín hiệu I_bit thành tín hiệu sóng cosin (lưu vào data_out2) 2.4.1 Sơ đồ khối Module Cosine Clk COSINE Qbit Hình 2.8: Sơ đồ khối tổng quát khối Cosine Hình 2.9: Sơ đồ khối chi tiết khối Cosine 14 data_out2 Thiết kế VLSI -20191 2.4.2 Mô tả tín hiệu vào Tín hiệu Số bit I/O Mô tả Clk Input Xung clock điều khiển khối Qbit Input Tín hiệu điều khiển sóng cosine data_out2 Output Tín hiệu sóng cosine Bảng 2.4: Mơ tả tín hiệu vào khối Cosine 2.5 Module Sum Thực kết hợp tín hiệu sine (data_out1) cosine (data_out2) tín hiệu QPSK tạo tín hiệu count để giải điều chế 2.5.1 Sơ đồ khối module Sum Clk qpsk_out count rst data_out1 data_out2 SUM Hình 2.10: Sơ đồ khối module Sum 15 Thiết kế VLSI -20191 Hình 2.11: Sơ đồ khối chi tiết khối Sum 2.5.2 Mơ tả tín hiệu vào Tín hiệu Số I/O Mô tả bit Clk Input Xung clock điều khiển tồn khối rst Input Tín hiệu resset tích cực mức thấp khởi động tín hiệu count data_out1 Input Tín hiệu sóng sine data_out2 Input Tín hiệu sóng cosine count Output Tín hiệu phục vụ cho việc giải mã tín hiệu sóng QPSK qpsk_out Output Tín hiệu sóng QPSK thu Bảng 2.5: Tín hiệu vào khối Sum 2.6 Module Carrier Khối CARRIER có tác dụng lấy tín hiệu sóng mang để trộn với tín hiệu sóng QPSK 16 Thiết kế VLSI -20191 2.6.1 Sơ đồ khối Module Carier Clk_c CARRIER data_out Hình 2.12: Sơ đồ khối tổng quát khối carrier Hình 2.13: Sơ đồ khối chi tiết khối carrier 2.6.2 Mơ tả tín hiệu vào Tín hiệu Số I/O Mơ tả bit Xung clock điều khiển sóng mang Clk_c Input data_out Output Tín hiệu sóng mang Bảng 2.6: Mơ tả tín hiệu khối carier 2.7 Module Mix_wave Khối Mix-wave trộn tín hiệu điều chế QPSK với tín hiệu sóng mang 17 Thiết kế VLSI -20191 2.7.1 Sơ đồ khối module Mix_wave data_out MIX_WAVE qpsk_out 16 Hình 2.14: Sơ đồ khối tổng quát khối Mix_wave Hình 2.15: Sơ đồ khối chi tiết khối Mix_wave 2.7.2 Mơ tả tín hiệu vào Tín hiệu Số I/O Mơ tả bit data_out Input Tín hiệu sóng mang qpsk_out Input Tín hiệu sóng QPSK 18 wave_out Thiết kế VLSI -20191 wave_out 16 Output Tín hiệu sóng QPSK sau trộn với sóng mang Bảng 2.7: Tín hiệu vào khối Mix_wave 2.8 Module Decoder Module Decoder giải điều chế QPSK tín hiệu bit ban đầu 2.8.1 Sơ đồ khối Clk qpsk_out count DECODER bit_out Hình 2.16: Sơ đồ khối tổng quát module Decoder 19 Thiết kế VLSI -20191 Hình 2.17: Sơ đồ khối chi tiết khối Decoder 2.8.2 Mơ tả tín hiệu vào Tín hiệu Số I/O Mơ tả bit Clk Input Xung clock điều khiển khối (15.625 GHz) qpsk_out Input Tín hiệu sóng QPSK count Input Tín hiệu điều kiện để giải mã sóng QPSK bit_out Output Tín hiệu bit sau giải mã Bảng 2.8: Mơ tả tín hiệu khối Decoder Kết thiết kế kết mơ khối TOP (Hình 2.3) 20 Thiết kế VLSI -20191 KẾT LUẬN Thông qua tập lớn “Thiết kế Baseband cho lọc QPSK” môn học thiết kế VLSI, nhóm chúng em có kết sau: o Nắm vững kiến thức QPSK (Modulation Demodulation) o Hiểu rõ quy trình thiết kế project FPGA o Thiết kế thành công mini project sử dụng ngôn ngữ mô tả phần cứng Verilog HDL sử dụng phần mềm hỗ trợ (Model SIM Quartus II) Sau hồn thành tập lớn mơn học, sử dụng để phát triển lên project lớn tiến hành triển khai kit phát triển Xilinx, DE0 Nano, v.v… 21 Thiết kế VLSI -20191 TÀI LIỆU THAM KHẢO [1] Verilog Toturial –Deepak Kumar Tala [2] FPGA Prototyping by Verllog Example – Pong P Chu [3] FPGA Implementation of Digital Modulation Techniques BPSK and QPSK using HDL Verilog - Neeta Tanawade, Sagun Sudhansu -2017 22 ... Decoder………………………………………… 10 11 11 12 13 13 14 14 15 16 17 17 18 18 19 19 Thiết kế VLSI -2 019 1 DANH SÁCH BẢNG BIỂU Bảng 2 .1: Tín hiệu vào khối TOP…………………………………………………… 10 Bảng 2.2: Mơ tả tín hiệu... khối TOP (Hình 2.3) 20 Thiết kế VLSI -2 019 1 KẾT LUẬN Thông qua tập lớn ? ?Thiết kế Baseband cho lọc QPSK? ?? môn học thiết kế VLSI, nhóm chúng em có kết sau: o Nắm vững kiến thức QPSK (Modulation Demodulation)... nghệ FPGA ngôn ngữ mơ tả phần cứng Verilog HDL, nhóm chúng em làm tập lớn môn học ? ?Thiết kế VLSI” với đề tài: ? ?Thiết kế Baseband cho lọc QPSK sử dụng Verilog HDL? ??, hướng dẫn thầy Phan Xn Vũ Trong