| Tài liệu tham khảo |
Loại |
Chi tiết |
| [1] Soumee Sharmeela Pattnaik,Ritisnigdha Das,Siba Kumar Panda, "Design of Low Power Transversal FIR Filter For VLSI Signal Processing Applications,"International Journal of Emerging Trends in Science and Technology, vol. 02, no. 04, pp. 2184-2189, 2015 |
Sách, tạp chí |
| Tiêu đề: |
Design of Low Power Transversal FIR Filter For VLSI Signal Processing Applications |
|
| [2] JUN MO JUNG, JONG-WHA CHONG, "A Low Power FIR Filter Design for Image Processing," VLSI DESIGN, vol. 12, no. 03, pp. 391-397, 2001 |
Sách, tạp chí |
| Tiêu đề: |
A Low Power FIR Filter Design for Image Processing |
|
| [3] G. VIRANYA, G.SRIDEVI, "DESIGN OF LOW POWER AND HIGH SPEED FIR FILTER USING KOGGESTONE CSLA," 24 December, 2017 |
Sách, tạp chí |
| Tiêu đề: |
DESIGN OF LOW POWER AND HIGH SPEED FIR FILTER USING KOGGESTONE CSLA |
|
| [4] T.Radha and M.Velmurugan, "Low Power Digital FIR Filter Design Using Optimized Adder and Multiplier," 2015 |
Sách, tạp chí |
| Tiêu đề: |
Low Power Digital FIR Filter Design Using Optimized Adder and Multiplier |
|
| [5] Phan Thi, Minh, "Mô hình hóa mức RTL và thực thi mảng phần cứng có thể tái cấu hình cấu trúc thô cho các ứng dụng xử lý đa phương tiện," 05 Jan, 2018 |
Sách, tạp chí |
| Tiêu đề: |
Mô hình hóa mức RTL và thực thi mảng phần cứng có thể tái cấu hình cấu trúc thô cho các ứng dụng xử lý đa phương tiện |
|
| [6] Bùi Quốc Khánh, Phạm Văn Bách, "Thiết bị logic lập trình được trong ứng dụng xử lý tín hiệu số," Trường ĐHBK Hà Nội – Trung tâm Nghiên cứu Triển khai Công nghệ cao |
Sách, tạp chí |
| Tiêu đề: |
Thiết bị logic lập trình được trong ứng dụng xử lý tín hiệu số |
|
| [8] Sanjay Goyal, G.K.Singh, R.M.Mehra, "DESIGN OF LOW POWER FIR FILTER," 2014 |
Sách, tạp chí |
| Tiêu đề: |
DESIGN OF LOW POWER FIR FILTER |
|
| [9] Bahram Rashidi, Farshad Mirzaei, Bahman Rashidi, and Majid Pourormazd, "Low Power FPGA Implementation of Digital FIR Filter Based on Low Power Multiplexer Base Shift/Add Multiplier," International Journal of Computer Theory and Engineering, vol. 05, no. 02, April 2013 |
Sách, tạp chí |
| Tiêu đề: |
Low Power FPGA Implementation of Digital FIR Filter Based on Low Power Multiplexer Base Shift/Add Multiplier |
|
| [10] Shraddha S. Borkar, Awani S. and Khobragade, "Optimization of FIR digital filter using low power MAC," vol. 2, no. 4, pp. 2231 - 0711, April 2012 |
Sách, tạp chí |
| Tiêu đề: |
Optimization of FIR digital filter using low power MAC |
|
| [12] Bahram Rashidi, Farshad Mirzaei, Bahman Rashidi, and Majid Pourormazd, "Low Power FPGA Implementation of Digital FIR Filter Based on Low Power Multiplexer Base Shift/Add and Multiplier," 2013 |
Sách, tạp chí |
| Tiêu đề: |
Low Power FPGA Implementation of Digital FIR Filter Based on Low Power Multiplexer Base Shift/Add and Multiplier |
|
| [13] PGS.TS. HOÀNG TRANG, "Chapter 1: ASIC DESIGN FLOW," in Thiêt kế ASIC |
Sách, tạp chí |
| Tiêu đề: |
Chapter 1: ASIC DESIGN FLOW |
|
| [14] Shaheen Khan, "Low Power FIR Filter implementation on FPGA using Parallel Distributed Arithmetic," 2015 |
Sách, tạp chí |
| Tiêu đề: |
Low Power FIR Filter implementation on FPGA using Parallel Distributed Arithmetic |
|
| [16] A. T. Erdogan, M. Hasan and T. Arslan, "A LOW POWER FIR FILTERING CORE," A LOW POWER FIR FILTERING CORE |
Sách, tạp chí |
| Tiêu đề: |
A LOW POWER FIR FILTERING CORE |
|
| [17] M. Manoj, R. Imtiaz, "FIR Filter Design using Multiple Constant Multiplication (MCM) Method with Modified Ripple Carry Adder," Journal of Engineering Research & Technology, vol. 05, no. 03, pp. 2278-0181, March, 2016 |
Sách, tạp chí |
| Tiêu đề: |
FIR Filter Design using Multiple Constant Multiplication (MCM) Method with Modified Ripple Carry Adder |
|
| [7] N. H. Long, Writer, Quy trình cơ bản tạo ra vi mạch số. [Performance]. TRUNG TÂM ĐÀO TẠO THIÊT KẾ VI MẠCH, 10 December, 2018 |
Khác |
|
| [15] Kyung-Saeng Kim and Kwyro Lee, "Low-Power and Area-Efficient FIR Filter Implementation Suitable for Multiple Taps" |
Khác |
|