1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Thiết kế thiết bị định tuyến với bộ mã hóa xác thực trên FPGA hỗ trợ tăng tốc giao thức bảo mật IPSEC VPN

5 19 0

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 5
Dung lượng 739,12 KB

Nội dung

Bài viết trình bày việc đề xuất mô hình hệ thống tăng tốc giao thức IPsec VPN trên board thiết bị định tuyến router sử dụng FPGA Artix 7 của hãng Xilinx, trong đó thực hiện mã hóa theo giải thuật AES-GCM.

Ngày đăng: 27/11/2021, 10:43

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w