Thiết kế thiết bị định tuyến với bộ mã hóa xác thực trên FPGA hỗ trợ tăng tốc giao thức bảo mật IPSEC VPN

5 19 0
Thiết kế thiết bị định tuyến với bộ mã hóa xác thực trên FPGA hỗ trợ tăng tốc giao thức bảo mật IPSEC VPN

Đang tải... (xem toàn văn)

Thông tin tài liệu

Bài viết trình bày việc đề xuất mô hình hệ thống tăng tốc giao thức IPsec VPN trên board thiết bị định tuyến router sử dụng FPGA Artix 7 của hãng Xilinx, trong đó thực hiện mã hóa theo giải thuật AES-GCM.

Ngày đăng: 27/11/2021, 10:43

Tài liệu cùng người dùng

Tài liệu liên quan