1. Trang chủ
  2. » Giáo Dục - Đào Tạo

Đề tài thiết kế hệ thống phát thông tin dưới nước sử dụng transducer trên FPGA

26 25 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Cấu trúc

  • DANH MỤC HÌNH VẼY

  • DANH MỤC BẢNG BIỂU

    • 3.1 Khảo sát thị trường

    • Nhu cầu thị trường:

    • Việc thế kế vô tuyến bằng cấu hình phần mềm đang phát triển mạnh

    • Khả năng thích ứng, tái sử dụng cao, cấu hình lại theo yêu cầu

    • Điều chế tín hiệu trước khi truyền đi xa trong môi trường nước

    • Đối tượng:

    • Tàu ngầm, tàu thuyền có nhu cầu truyền và giao tiếp thông tin trong môi trường nước.

    • Ứng dụng:

    • Để điều chế và truyền thông tin dưới nước

    • 3.2 Lựa chọn linh kiện

    • + Khả năng xử lý song song:

    • Chỉ cẩn 1 IC xung nhịp thấp có thể xử lý bài toán điều chế thay vì các dòng DSP, ARM cần có tốc độ làm việc cao hơn nhiều lần.

    • VD: FPGA có tốc độ clock 300Mhz đủ năng lực thiết kế phần số của máy thu phát với trung tần lên đến 60Mhz và băng thông 8Mhz thay vì dùng DSP phải cần đến bộ xử lý tốc độ 1Ghz, nếu dùng ARM thì tốc độ còn cao hơn nữa.

    • + Khả năng can thiệp sâu vào phần cứng:

    • Thiết kế mạch số ở phần thu cần xử lý loại bỏ nhiễu, quyết định ngưỡng, mạch trễ, ... Nếu không can thiệp sâu vào phần cứng thì sự tối ưu của bộ giải điều chế sẽ giảm đi gây ảnh hưởng độ nhạy

    • 3.3 Thông số và chức năng linh kiện

    • 3.4 Giá thành linh kiện.

  • CHƯƠNG IV. KẾ HOẠCH THỰC HIỆN

  • KẾT LUẬN

Nội dung

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ - VIỄN THÔNG BÁO CÁO BÀI TẬP LỚN HỆ THỐNG NHÚNG Đề tài: Thiết kế hệ thống phát thông tin nước sử dụng transducer FPGA Nhóm sinh viên thực hiện: Nhóm 11 Đàm Thanh Sơn MSSV: 20172794 Lê Đắc Khánh MSSV: 20172621 Nguyễn Sĩ Linh MSSV: 20172654 Vũ Văn Đại MSSV: 20172445 Phạm Văn Chiến MSSV: 20172434 Giảng viên hướng dẫn: TS Hàn Huy Dũng Hà Nội, 5-2021 NỘI DUNG DANH MỤC HÌNH VẼ i DANH MỤC BẢNG BIỂU ii CHƯƠNG GIỚI THIỆU CHUNG 1.1 FSK 1.1.1 Khái niệm 1.1.2 Đặc điểm 1.1.2 Ưu điểm, nhược điểm .3 1.1.2 Ứng dụng 1.2 FPGA .4 1.2.1 Khái niệm 1.2.2 Kiến trúc FPGA .4 1.2.3 Ứng dụng CHƯƠNG TRIỂN KHAI KHỐI ĐIỀU CHẾ FSK TRÊN FPGA .6 2.1 Tổng quan hệ thống .6 2.1.1 Chỉ tiêu kỹ thuật .6 2.1.2 Yêu cầu hệ thống 2.1.2.1 Yêu cầu chức 2.1.2.2 Yêu cầu phi chức 2.2 Thiết kế chi tiết hệ thống .7 2.2.1 Mơ hình hệ thống .7 2.2.2 Chi tiết khối .8 CHƯƠNG LINH KIỆN VÀ VI ĐIỀU KHIỂN 11 3.1 Khảo sát thị trường 11 3.2 Lựa chọn linh kiện 11 3.3 Thông số chức linh kiện 11 3.4 Giá thành cho linh kiện 13 CHƯƠNG KẾ HOẠCH THỰC HIỆN 14 KẾT LUẬN 16 TÀI LIỆU THAM KHẢO 18 DANH MỤC HÌNH VẼY Hình 1.1 Điều chế FSK: dạng sóng, điều chế, phổ .1 Hình 1.2 Dạng sóng tín hiệu điều chế FSK Hình 1.3 Cấu trúc FPGA YHình 2.1 Sơ đồ điều chế FSK……………………………………………………………… Hình 2.2 Sơ đồ hệ thống phát tín hiệu nước Hình 2.3 Chi tiết điều chế FSK .8 Hình 2.4 Khối Bit_rate Hình 2.5 Khối sin_data Hình 2.6 Dạng tín hiệu qua khối sin_data .9 Hình 2.7 Khối dac_out .9 YHình 3.1 Kit Nexys N3………………………………………………………… 13 Hình 3.1 Transistor BC547………………………………………………………… 13 Hình 3.2 Op Amp LF356N 14 Hình 3.3 Tụ điện điện trở ……………………………………………………… 15 i DANH MỤC BẢNG BIỂU YBảng 2.1 Bảng tính NRE Cost YBảng 3.1 Thông số kit thị trường……………………………………….10 Bảng 3.3 Bảng giá thành 13 Bảng 3.4 Bảng kế hoạch thực 14 Y ii LỜI NÓI ĐẦU Trên giới nay, truyền thông nước ngày phát triển nghiêm cứu sâu đẻ áp dụng cho nhiều mục đích khác thực tế, thăm dò tài nguyên biển, định vị dẫn đường biển, cho liên lạc quân biển… Trên giới Việt Nam với đường bờ biển trải dài hàng nghìn ki lơ mét, dù mục đích có thăm dò tài nguyên biển, định vị dẫn đường biển hay mục đích quân đáng quan tâm Khi nghiêm cứu, xem xét mô hình truyền thơng tin nước, có nhiều đặc tính, thơng số mơi trường đặc thù, ảnh hưởng lên kênh truyền khác hẳn với môi trường không gian tự Thế từ kiến thức thông tin vơ tuyến đồ sộ dựa vào ta đưa phương pháp mơ hình truyền kênh phục vụ tốt cho lĩnh vực Nhằm phục vụ cho việc phát triển nghiêm cứu, phục vụ cho mơn học nhóm em xin giới thiệu đề tài “Thiết kế hệ thống phát thông tin nước sử dụng transducer FPGA” làm đề tài thực tập lớn nhóm Trong q trình làm tập lớn, nhóm em cố gắng để hoàn thiện đề tài cách tốt Nhưng với kiến thức am hiểu hạn chế nên khơng tránh khỏi thiếu sót Em mong thầy bạn đóng ghóp thêm ý kiến để đề tài bọn em hồn thiện Nhóm em xin gửi lời cảm ơn tới TS Hàn Huy Dũng nhiệt tình hướng dẫn, giúp đỡ, tạo điều kiện tốt kiến thức tinh thần để chúng em hoàn thành tốt tập lớn Hà Nội, tháng năm 2021 Nhóm thực Nhóm 11 CHƯƠNG GIỚI THIỆU CHUNG 1.1 FSK (Fequency Shilf Keying) 1.1.1 Khái niệm Là kỹ thuật điều chế số tần số tín hiệu sóng mang thay đổi theo thay đổi tín hiệu FSK sơ đồ điều chế tần số, dùng rộng rãi truyền số liệu Trong FSK bit truyền tần số fm bit tần số fs - Ví dụ: Trong hệ thống truyền sử dụng tiêu chuẩn hảng Bell bit truyền tần số 1070 Hz (fm) Đường bao biên độ không đổi, đặc điểm cho phép chúng khơng bị ảnh hưởng tính phi tuyến thường gặp đường truyền viva số vệ tinh FSK sử dụng tần số sóng mang, tần số cao tương ứng với mức 1, tần số thấp tương ứng mức S(t) = A.cos(2*π*f1*t + β) binary = A.cos(2*π*f2*t + β) binary 1.1.2 Đặc điểm - Dùng nhiều hai tần số - Băng thông dùng hiệu - Khả lỗi nhiều - Mỗi phần tử tín hiệu nhiều 1bit liệu - Phổ tín hiệu FSK Hình 1.1 Điều chế FSK: dạng sóng, điều chế, phổ - Dạng sóng tín hiệu FSK Hình 1.2 Dạng sóng tín hiệu điều chế FSK 1.1.3 Ưu điểm, nhược điểm o Ưu điểm :  Ít bị ảnh hưởng nhiễu lỗi so với ASK o Nhược điểm :  Tần số cao dễ bị nhiễu hạn chế tốc độ truyền  Khó đồng 1.1.4 Ứng dụng - Dùng rộng dãi truyền số liệu - Dùng để truyền liệu tốc độ 1200bp hay thấp mạng điện thoại - Có thể dùng tần số cao (3-30MHz) để truyền sóng radio cáp đồng trục 1.2 FPGA 1.2.1 Khái niệm Field Programmable Gate Arrays chip logic số lập trình được, tức sử dụng chúng để lập trình cho hầu hết chức thiết kế số FIELD nghĩa nơi sử dụng chip Field Programmable nghĩa lập trình nơi người sử dụng khác với số chip phải lập trình nơi sản xuất FPGA tạo thành từ mảng (matrix hay array) phần tử khả trình nên gọi Programmable Gate Array 1.2.2 Kiến trúc FPGA Bao gồm thành phần - Khối logic tái cấu hình, Configurable Logic Blocks (CLBs) thực chức logic Các kết nối bên trong, Porgrammable Interconnect lập trình để kết nối đầu vào đầu CLB khối I/O bên Các khối I/O cung cấp giao tiếp ngoại vi tín hiêu bên nhờ mật độ cổng logic lớn FPGA ứng dụng cho tốn địi hỏi khối lượng tính tốn lớn dùng hệ thống làm việc theo thời gian thực CHƯƠNG TRIỂN KHAI KHỐI ĐIỀU CHẾ FSK TRÊN FPGA 2.1 Tổng quan hệ thống 2.1.1 Các tiêu kỹ thuật - Tốc độ bit: KHz Tần số sóng mang bit 1: 16 KHz Tần số sóng mang bit 0: 13 KHz Hình 2.1 Sơ đồ điều chế FSK 2.1.2 Yêu cầu hệ thống a Yêu cầu chức - Data cần truyền bit - Tốc độ bit: 1Kbps - Tần số sóng mang bit 1: 16 Khz - Tần số sóng mang bit 0: 13 Khz b - Yêu cầu phí chức Khoảng cách truyền

Ngày đăng: 24/09/2021, 20:27

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w