Giáo trình kỹ thuật số chương 5-6

Giáo trình kỹ thuật số

Giáo trình Kỹ Thuật Số CHƯƠNG 5: MẠCH TUẦN TỰ  FLIPFLOP • FF RS • FF JK • FF T • FF D  MẠCH GHI DỊCH  MẠCH ĐẾM • Đồng • Khơng đồng • Đếm vòng I GIỚI THIỆU Trong chương trước, khảo sát loại mạch tổ hợp, mạch mà ngã khơng phụ thuộc vào trạng thái trước mạch Nói cách khác, loại mạch khơng có khả nhớ, chức quan trọng hệ thống logic Trong chương này, ta xét loại mạch thứ mạch Mạch mạch có ngã khơng phụ thuộc vào trạng thái ngã vào mà cịn phụ thuộc vào trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã vào A, B, C,… ngã Q trước Nghĩa là: Q+ = f(Q,A,B,C,…) Mạch vận hành tác động xung đồng hồ chia làm loại: Đồng Không đồng Ở mạch đồng bộ, phần tử chịu tác động đồng thời xung đồng hồ (CK) mạch khơng đồng khơng có điều kiện Phần tử cấu thành mạch Flipflop II FLIPFLOP Giới thiệu Mạch flipflop (FF) mạch đa hài lưỡng ổn tức mạch tạo sóng vng có trạng thái cân Trạng thái cân FF thay đổi có xung đồng hồ tác động Một FF thường có nhiều ngã vào, hai ngã Tính nhớ FF thể điểm: Trạng thái FF giữ nguyên tác động ngã vào chấm dứt Hai ngã FF thường ký hiệu Q (ngã chính) Q (ngã phụ) Người ta thường trạng thái FF ngã Nếu hai ngã có trạng thái giống ta nói FF trạng thái cấm FF tạo nên từ mạch chốt (latch) Điểm khác biệt mạch chốt FF là: FF chịu tác động xung đồng hồ cịn mạch chốt khơng Người ta gọi tên FF khác cách dựa vào tên ngã vào chúng Chủ biên Võ Thanh Ân Trang 52 Giáo trình Kỹ Thuật Số Chốt RS a Chốt RS tác động cao Dưới chốt RS có ngã vào R S tác động mức cao R Q Q S Hình: Chốt RS tác động mức cao Các trạng thái logic mạch biễu diễn bảng R 0 0 1 1 S 0 1 0 1 Q 1 1 Q+ 1 0 R 0 1 Tác dụng nhớ Đặt (Set) S 1 Q+ Q Cấm Từ bảng bên, ta tóm tắt lại hoạt động chốt RS bảng Đặt lại (Reset) Q+= Q + (Cấm) Từ bảng trên, ta tóm tắt hoạt động RS sau: Khi R = S = 0, ngã không đổi trạng thái Khi R = S = 1, chốt Set (tức đặt Q+ = 1) Khi R = S = 0, chốt Reset (tức đặt Q+ = 0) Khi R = S = 1, chốt rơi vào trạng thái cấm b Chốt RS tác động thấp Dưới chốt RS có ngã vào R S tác động mức thấp S 0 1 R 1 Q+ Cấm Q S Q Q R Hình: Chốt RS tác động mức thấp Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm hai cổng đảo ngõ vào mạch S Q Q R Hình: Chốt RS tác động mức cao Chủ biên Võ Thanh Ân Trang 53 Tổ Tin Học S Q Q R Hình: Ký hiệu chốt RS tác động mức cao RS tác động thấp FlipFlop RS a Cấu trúc tổng quát FlipFlop RS Trong phần đây, ta sử dụng chốt RS tác động mức cao dùng cổng NAND Khi thêm ngã vào xung CK cho chốt RS ta FF RS Dưới bảng thật FF RS có ngã vào R, S xung đồng hồ CK tác động mức cao CK 1 1 Vào S × 0 1 R × 1 Ra Q+ Q Q Cấm S Q CK Q R Hình: FF RS tác động mức cao Để có FF xung đồng hồ tác động mức thấp, ta thêm cổng đảo cho ngã vào CK Ta bảng thật giống trên, ngoại trừ ngã vào CK đảo ngược lại CK 0 0 Vào S × 0 1 R × 1 Ra Q+ Q Q Cấm S Q CK Q R Hình: FF RS có CK tác động mức thấp b FlipFlop RS có ngã vào Preset Clear Tính chất FF có ngã mở máy Trong nhiều trường hợp ta cần đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào Preset (Q=1) Clear (Q=0) Dưới dạng mạch ký hiệu FF RS có ngã vào Preset Clear Pr S Q R Q CK S CK R Q Cl Hình: FlipFlop RS có ngã vào Preset Clear Trang 54 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Bảng thật FF RS có Preset Clear tác động thấp Pr 0 1 1 1 Cl 1 1 1 CK × × × 1 1 S × × × × 0 1 R × × × × 1 Q+ Cấm Q Q Cấm c FlipFlop RS chủ tớ Kết nối thành chuỗi hai FF RS với ngã vào xung CK FF có mức tác động ngược nhau, ta FF chủ tớ Với cách mắc này, mạch thoát khỏi trạng thái cấm (nhưng rơi vào trạng thái bất định) đồng thời có xung CK tác động cạnh S’ S CKS CKM Q Q R R’ Hình: Sơ đồ FF RS chủ tớ Hoạt động FF giải thích sau: Do CKS tầng tớ đảo CKM tầng chủ, nên CKM = 1, tầng chủ giao hoán tầng tớ ngưng Trong khoảng thời gian này, liệu ngã vào R S đưa ổn định ngã R’ S’, thời điểm xung CK xuống thấp, R’ S’ truyền đến ngã Q Q Ngã giao hốn CKM CKS Hình: Vị trí xảy giao hoán Đối với trường hợp R = S = CKM = R’ = S’ = 1, CK xuống thấp hai ngã xuống thấp, mạch khỏi trạng thái cấm, S’ hay R’ xuống thấp trước khơng đốn trước nên mạch rơi vào trạng thái bất định, nghĩa Q+ có thể 0, khác Q + Ta có bảng thật sau: S 0 1 Chủ biên Võ Thanh Ân R 1 CK ↓ ↓ ↓ ↓ Trang 55 Q+ Q Bất định Tổ Tin Học FlipFlop JK FF JK tạo từ FF RS theo sơ đồ sau: S J Q J Q CK R K CK K Hình: Cấu tạo FF JK có ngã vào Pr Cl tác động thấp Bảng thật FF JK J 0 0 1 1 K 0 1 0 1 Q 1 1 Q S = JQ 1 1 0 0 1 R = KQ 0 0 CK ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ Q+ Q Q Q=0 Q=1 Từ bảng trên, ta rút gọn thành bảng sau: J K CK Q+ 0 Q ↓ ↓ 1 ↓ 1 Đảo Q ↓ Kết cho ta thấy: FF JK thoát khỏi trạng thái cấm thay vào trạng thái đảo (khi J=K=1) Người ta lợi dụng trạng thái để thiết kế mạch đếm FlipFlop D Thiết kế FF D từ FF RS (hoặc FF JK) cách nối cổng đảo từ S qua R (hoặc từ J sang K) Dữ liệu đưa vào ngã vào gọi ngã vào D D S S,J Q D CK Q CK K R R,K Hình: Sơ đồ ký hiệu FF D Trang 56 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Bảng thật FF D biễu diễn sau: D CK ↓ ↓ Q+ FlipFlop T Nối chung ngã vào FF JK ta FF T Dưới bảng thật sơ đồ ký hiệu FF T J T Q T CK Q CK K K Hình: Sơ đồ ký hiệu FF T Bảng thật FF T biễu diễn sau: T CK ↓ ↓ Q+ Q Q Mạch chốt D Mạch chốt D hoạt động giống FF D, khác điểm ngã vào xung đồng hồ CK thay ngã vào cho phép G, tác động mức không cạnh D × G 1 Q+ Q D Q G Hình: Ký hiệu mạch chốt D III MẠCH GHI DỊCH Sơ đồ nguyên tắc vận chuyển Vào nối tiếp D A CK K Cl QA Q D B CK K QB Q D C CK K QC Q D D QD Q CK K Hình: Sơ đồ mạch ghi dịch đơn giản Các FF D nối chung ngã vào CK để tác động đồng thời, ngã Q FF trước nối với ngã vào D FF sau Ngã vào DA FF gọi ngã vào Chủ biên Võ Thanh Ân Trang 57 Tổ Tin Học liệu nối tiếp, ngã QA, QB, QC, QD ngã song song, ngã FF cuối (FF D) ngã nối tiếp Trước mạch hoạt động, tác dụng xung xóa ngã vào Cl (đưa chân Cl xuống thấp đưa lên cao cũ) để ngã QA = QB = QC = QD = Cho liệu vào DA, sau xung đồng hồ, liệu tầng trước truyền qua tầng sau Giả sử DA có liệu vào sau: bit cao, bit thấp, cao, thấp Ta có bảng thật sơ đồ mạch sau: Vào Cl CK DA × × 1 ↓ 1 ↓ 1 ↓ ↓ ↓ 1 ↓ ↓ QA 1 0 Ra QB QC 0 0 1 1 1 0 QD 0 0 1 Các mạch ghi dịch phân loại tuỳ vào số bit (số FF), chiều dịch (trái/phải), ngã vào (nối tiếp/song song) Vài IC ghi dịch tiêu biểu a Giới thiệu Trên thị trường có có nhiều loại IC ghi dịch có đầy đủ chức dịch trái, dịch phải, vào nối tiếp/song song Sau đây, khảo sát IC tiêu biểu: IC74164 IC dịch phải bit, IC 7495 IC bit, dịch phải, trái, vào nối tiếp/song song 14 b IC 74164 GND VCC Q A B D Q CK Q1 D Q CK Q2 D Q CK Q3 D Q CK Q4 D Q CK 10 Q5 D Q CK 11 Q6 D Q CK 12 13 Q7 D Q CK CP MR P0 P1 P2 P3 : Master Reset, tác động thấp CP: Clock pulse, tác động cạnh lên S c.DSIC 7495 MR CP1 CP R CK Trang 58 S Q Q0 Chủ biên Võ Thanh Ân R CK R CK R CK S Q Q1 S Q Q2 S Q Q3 Giáo trình Kỹ Thuật Số Hình: Sơ đồ mạch IC 7495 Ý ngh ĩ a chân S: Mode control input P0 → P3: Parrallel data inputs CP2: Parrallel clock DS: Serial data input CP1: Serial clock Q0 → Q3: Parrallel data outputs Nạp liệu song song Chuẩn bị liệu ngã vào P0 đến P3 Cho S = 1, liệu đưa vào ngã vào FF, CP1 bị khoá, CP2 ngã vào CK, liệu xuất ngã Q0 đến Q3 có cạnh xuống CK Nạp liệu nối tiếp Cho S = Đưa liệu nối tiếp vào DS, CP2 bị khoá, CP1 ngã vào CK, có cạnh xuống CK liệu dịch bit ngã Q0 đến Q3 Dịch phải Nạp liệu song song Đưa liệu nối tiếp DS cho CK tác động Dịch trái Nối ngã FF sau vào ngã vào song song FF trước P3 ngã vào nối tiếp Cho S = để cách ly FF trước với FF sau CP2 ngã vào xung CK, liệu dịch trái ứng với cạnh xuống xung CK d Ứng dụng mạch ghi dịch Mạch ghi dịch có nhiều ứng dụng Một số nhị phân dịch trái bit, giá trị nhị phân nhân lên gấp đôi Khi dịch phải bit, giá trị nhị phân chia (lấy phần nguyên) Trong máy tính, ghi nơi lưu tạm liệu để thực phép tính, lệnh như: quay, dịch phải, dịch trái,… Ngồi ra, mạch ghi dịch cịn ứng dụng khác như: tạo mạch đếm vòng, biến đổi nối tiếp ↔ song song Chủ biên Võ Thanh Ân Trang 59 Tổ Tin Học IV MẠCH ĐẾM 10.Giới thiệu Lợi dụng tính đảo trạng thái FF JK, người ta thực mạch đếm Chức mạch đếm đếm số xung CK đưa vào ngã vào thể số trạng thái ngã xét khía cạnh tần số tín hiệu mạch đếm có chức mạch chia tần, nghĩa tần số tín hiệu ngã kết phép chia tần số tín hiệu ngã vào cho số 11.Mạch đếm đồng a Mạch đếm đồng n tầng đếm lên Trong mạch đếm đồng bộ, FF chịu tác động đồng thời xung CK Để thiết kế mạch đếm đồng n tầng (ví dụ n = 4), trước tiên, ta lập bảng trạng thái, quan sát bảng trạng thái suy cách mắc ngã vào JK FF cho mạch giao hoán tạo trạng thái ngã với bảng lập Giả sử FF có xung C K tác động cạnh xuống, với FF mạch đếm 24 = 16 trạng thái số xung đếm từ đến 15, với mạch đếm lên, ta có bảng trạng thái CK Xóa ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ QD 0 0 0 0 1 1 1 1 QC 0 0 1 1 0 0 1 1 QB 0 1 0 1 0 1 0 1 QA 1 1 1 1 Số xung đếm 10 11 12 13 14 15 FF A đổi trạng thái sau xung CK vậy: TA = JA = KA = FF B đổi trạng thái trước QA = 1, vậy: TB = JB = KB = QA FF C đổi trạng thái trước QA = QB = 1, vậy: TC = JC = KC = QA.QB FF D đổi trạng thái trước QA = QB = QC = 1, vậy: TD=JD=KD=TC.QC QA QB QC QD Ta kết hình sau: + A J Q J B Q J CK CK K Cl CK Trang 60 K K C Q J D Q C Chủ biên KVõ Thanh Ân K Giáo trình Kỹ Thuật Số Hình: Mạch đếm đồng n tầng đếm lên b Mạch đếm đồng n tầng đếm xuống Giả sử FF có xung CK tác động cạnh xuống, với FF mạch đếm 24 = 16 trạng thái số xung đếm từ đến 15, với mạch đếm xuống, ta có bảng trạng thái CK Xóa ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ QD 1 1 1 1 0 0 0 0 QC 0 1 1 0 0 1 1 0 0 QB 0 1 0 1 0 1 0 1 0 QA 1 1 1 1 Số đếm 15 14 13 12 11 10 FF A đổi trạng thái sau xung CK vậy: TA = JA = KA = FF B đổi trạng thái trước QA = 0, vậy: TB = JB = KB = Q A FF C đổi trạng thái trước QA = QB = 0, vậy: TC = JC = KC = Q A Q B FF D đổi trạng thái trước QA = QB = QC = 1, vậy: TD=JD=KD= TC Q C Ta kết hình sau: QA + A J Q QB B J Q QC J C Q QD J CK CK CK CK K K K K Chủ biên Võ Thanh Ân Cl Trang 61 D Q Tổ Tin Học C2↓ C1↓ + 1 C’2↑ Dấu↑ 11 ← Số nhớ 1110 0111 0101 Bit dấu kết số dương, bỏ số tràn C’ Vậy N1 – N2 = 00101 Trong thập phân toán [14 + (–9)] = Nếu N1, N2 dương âm, kết cần thêm bit tràn số Trong trường hợp bit tràn thuộc kết C’2 bit dấu Ví dụ 3: Tính N1 + N2 = 01110 + 01001 (Bài toán: 1410 + 910) Kết là: 010111 (2310) Với C’2 = bit dấu C2↓ C1↓ ← Số nhớ 1110 + 1001 0111 Dấu = C’2↑ Ví dụ 4: Tính N1 – N2 = 10010 – 01001 (Bài toán: –1410 – 910) Tương tự trên: (N2)2 = 10111 C2↓ C1↓ 11 ← Số nhớ 0010 + 0111 1001 Dấu = C’2↑ Một lần C’2 bit dấu Kết là: 101001 –2310 (010111 +2310) Từ kết trên, ta rut qui tắc sau: Nếu C1 = C2 C’2 bit tràn bỏ Nếu C1 ≠ C2 C’2 bit dấu Ví dụ 5: Tính N1 – N2 = 011101 – 0110 (Bài toán: 2910 – 610) Tương tự trên, N2 phải có số bit N1: N2 = 000110  (N2)2 = 111010 C2↓ C1↓ 1 ← Số nhớ 11101 + 11010 10111 C’2↑ Dấu↑ Trường hợp C1 = C2 nên C’2 bit tràn, ta bỏ Trang 76 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Ghi chú: Trong tất trường hợp, ta thực phép cộng bỏ qua phép trừ Khi hai số hạng dấu xảy tượng tràn, lúc bít dấu dời bên trái bit Trong trường hợp khác dấu kết vị trí với dấu số hạng Ngồi ra, kết xử lý cách so sánh hai số nhớ C1 C2 nói V MẠCH CỘNG NHỊ PHÂN 18.Mạch cộng nhị phân bán phần (Half adder, HA) Là mạch cộng số bit Vào Ra a b S C 0 0 1 1 1 1 Bảng thật a b S=a⊕b C = a.b S C a S HA b C Kết 19.Mạch cộng nhị phân toàn phần (Full adder, FA) Là mạch cộng số bit vị trí số nhị phân nhiều bit, nói cách khác, mạch cộng bit (giả sữ thứ n) bít nhớ từ phép cộng bit thứ n–1 số nhị phân Ta có bảng thật Cn–1 0 0 1 1 Bn 0 1 0 1 An 1 1 Sn 1 0 Cn 0 1 1 Dùng bảng đồ Karnaugh ta xác định Sn Cn, ta được: Sn = Cn–1 ⊕ (An ⊕ Bn) Cn = AnBn + Cn–1(An ⊕ Bn) Chủ biên Võ Thanh Ân Trang 77 Tổ Tin Học Cn–1 An Sn Cn–1 S’ C’’ Bn An Cn Bn C’ a S HA b C a S HA b C Sn Cn Hình: Sơ đồ mạch ký hiệu mạch cộng toàn phần Có thể thấy, mạch cộng tồn phần gồm mạch cộng bán phần cổng OR VI CỘNG HAI SỐ NHỊ PHÂN NHIỀU BIT 20.Cộng nối tiếp Trong cách cộng nối tiếp, người ta dùng ghi dịch để chuyển bit vào mạch cộng nhất, số nhớ từ ngã Cn làm trể bit nhờ FF D đưa vào ngã vào Cn–1 Vậy tốc độ phép cộng tùy thuộc vào xung CK số bit phải thực A An S FA B Bn Cn–1 Q CK Cn D FF D Hình: Sơ đồ mạch cộng nối tiếp 21.Cộng song song Trong cách cộng song song, mạch cộng toàn phần dùng cho bit, số nhớ bit trước mang qua bit sau, lý mà tốc độ cộng hạn chế Muốn nâng tốc độ cộng, người ta thực phép cộng song song định trước số nhớ A4 B4 A3 B3 A2 B2 A1 B1 FA FA FA FA C4 C0 C3 S C2 S C1 S S4 Hình: Sơ đồ mạch cộng song song 22.Mạch cộng song song định trước số nhớ Để tăng tốc độ mạch cộng song song, người ta tạo trước số nhớ để đưa đồng thời vào mạch cộng Từ biểu thức xác định số nhớ: Cn = An.Bn + Cn–1(An ⊕ Bn) Ta đặt: Pn = An.Bn Gn = An ⊕ Bn Ta xác định C1, C2, C3,… sau: P1 C1 Trang 78 G1 Chủ biên Võ Thanh Ân C0 t1 t2 Giáo trình Kỹ Thuật Số C1 = P1 + C0G1 P2 P1 G2 C2 = P2 + C1G2 C2 = P2 + P1G2 + C0G1G2 G1 C0 P3 P2 G3 C3 = P3 + C2G3 C3 = P3 + P2G3 + P1G2G3 + C0G1G2G3 C1 t1 t2 C1 P1 G2 G1 C0 t1 t2 Ta nhận thấy thời gian tính số nhớ tất tầng t1 + t2 thời gian truyền qua hai cổng AND OR Dưới sơ đồ mạch cộng song song định trước số nhớ b4 a4 b3 a3 b2 a2 b1 a1 C0 Tính Gn Pn G4 P4 G3 P3 G2 P2 G1 P1 Tính số nhớ b4 a4 C3 b3 a3 C2 b2 a2 C1 b1 a1 Tính tổng C4 S4 S3 S2 S1 Trên thị trường có IC 7483 (tương đương với 4008 CMOS) IC cộng bit theo kiểu định trước số nhớ Chủ biên Võ Thanh Ân Trang 79 Tổ Tin Học VDD B3 C4 S3 S2 S1 S0 16 15 14 13 12 11 10 C0 B4 S4 C4 C0 GND B1 16 15 14 13 4008 12 A1 S1 11 10 B3 VCC S2 B2 A2 7483 A3 B2 A2 B1 A1 B0 A0 Vss A4 S3 A3 Hình: Sơ đồ chân IC 4008 IC 7483 23.Mạch cộng hai số BCD Dùng IC 7483 (hoặc 4008) để cộng số BCD Hai số BCD có trị từ đến cộng lại cho kết từ đến 18 Để đọc kết dạng BCD, ta phải hiệu chỉnh kết có từ mạch cộng nhị phân Dưới bảng tương đương mã: thập phân, nhị phân, BCD Số nhị phân Số BCD TP S’=C’4 10 11 12 13 14 15 16 17 18 S’4 S’3 S’2 S’1 S=C4 S4 S3 S2 S1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 1 1 BCD đọc theo NP 16 17 18 19 20 21 22 23 24 Ta nhận thấy: Khi kết