Nghiên cứu và thiết kế mạng công nghiệp sử dụng chip FPGA và CPU 89s8252

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA _oOo _ NGUYỄN BẢO KỲ NGHIÊN CỨU VÀ THIẾT KẾ MẠNG CÔNG NGHIỆP SỬ DỤNG CHIP FPGA VÀ CPU 89S8252 CHUYÊN NGÀNH : Vô Tuyến - Điện Tử MÃ SỐ : 02.07.01 LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, THÁNG 03 NĂM 2004 LỜI CẢM ƠN Luận Án Tốt Nghiệp bước ngoặt quan trọng giai đoạn học học viên Đây cầu nối kiểm chứng lý thuyết thực tế Em xin gửi đến thầy Tống Văn On lời cảm ơn chân thành với trân trọng lòng biết ơn sâu sắc hướng dẫn đầy chu đáo nhiệt tình thầy Và em xin chân thành gửi lời cảm ơn nhiều đến thầy cô môn Điện Tử –Bộ môn Viễn Thông tận tình ,hết lòng bảo truyền đạt cho em kiến thức vô q giá để góp phần lớn trình bước hoàn chỉnh luận án Nhân dịp ,em xin gửi đến gia đình bạn bè lời cảm ơn chân tình,những người hết lòng giúp đỡ ,tạo điều kiện thuận lợi suốt thời gian qua để em có hội hoàn thành Luận Án Tốt Nghiệp Abstract In the past few years data communications in industrial applications has expanded a hundredfold.Originally the data communications occurred only in the front office that sent daily or weekly reports to some remote headquarters.Today communication between programmable logic controllers and other electronic control systems on the factory floor is commonplace.Since programmable logic controllers are used on most machines for control,they also can provide secondary services such as sending anh receiving information about the machine’s status and operation It is commonplace to link each machine to a local area network with a terminal in the maintenance office and another terminal in production offices Trong nhieàu năm qua việc ứng dụng vào công nghiệp phát triển mạnh mẽ Ban đầu trao đổi thông tin để báo cáo kết hàng tuần hàng ngày từ chi nhánh trụ sở Ngày ,cùng với phát triển lập trình điều khiển hệ thống điều khiển công nghiệp mà ứng dụng lập trình điều khiển vào điều khiển công nghiệp trở nên phổ biến Chúng trao đổi liệu thông tin trạng thái tình trạng hoạt động Phổ biến kết nối máy mạng với mạng với mạng Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 PHẦN GIỚI THIỆU MẠNG CÔNG NGHIỆP 1.GIỚI THIỆU MẠNG CÔNG NGHIỆP Trong nhiều thập niên năm qua việc ứng dụng mạng thông tin vào lónh vực công nghiệp bùng nổ mạnh mẽ.Các hệ thống mạng phát triển mạnh đa dạng Việc ứng dụng mạng công nghiệp mang lại lợi ích rõ nét ¾ Chi phí lắp đặt hệ thống ¾ Nhân công điều hành ¾ Tiện ích quản lý hệ thống ¾ Cải thiện môi trường làm việc Mô hình hệ thống mạng điều khiển Mở rộng từ mạng cục ,các hệ thống cục kết nối với tạo mạng diện rộng Như với máy tính quản lý tập trung mạng điều khiển Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Máy tính KIT KIT KIT KIT KIT KIT KIT KIT KIT KIT 10 Mô hình kết nối mạng cục Có thể xem mô hình mạng công nghiệp gần giống mô hình mạng khác.Tuy nhiên có đa dạng kiểu liệu mạng công nghiệp Các dạng liệu mạng công nghiệp : ¾ Tín hiệu máy hoạt động hay nghỉ ¾ Số máy mạng ¾ Tình trạng tốt hay xấu máy ¾ Chu kỳ hoạt động máy ¾ Cấu hình máy ¾ Tín hiệu kiểm tra mạng ¾ Thông tin trả lời từ máy ¾ 2.KHẢO SÁT GIAO THỨC VÀ CẤU TRÚC MẠNG 2.1.Mô hình TCP/IP: Mô hình TCP/IP (Transmission Control Protocol / Internet Protocol) mô hình cho mạng Internet sử dụng rộng rãi Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Cấu trúc lớp TCP/IP có số điểm tương đồng với mô hình OSI (Open System Interconnect) có bỏ bớt số lớp So với lớp mô hình OSI, cấu trúc TCP/IP có sau đây: OSI TCP/IP Application Application Presentation Session Transport Transport Network Internet Data link Network access Physical Cấu trúc lớp mô hình TCP/IP so với mô hình OSI Lớp truy xuất mạng : Network Access Layer Lớp liên mạng : Internet Layer Lớp vận chuyển : Transport Layer Lớp ứng dụng : Application Layer Chức lớp : 2.1.1.Lớp truy xuất mạng (Network Access Layer): Lớp truy xuất mạng đại diện cho phận kết nối vật lý cáp, chuyển đổi (Adapter), card mạng, giao thức kết nối, giao thức truy cập mạng Lớp có nhiệm vụ trao đổi liệu máy chủ mạng TCP/IP không định nghóa lớp mà dùng chuẩn có sẵn IEEE, X25, RS232, ETHERNET, Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 2.1.2.Lớp liên mạng (Internet Layer): Chịu trách nhiệm cung cấp địa logic cho giao diện mạng vật lý để điều khiển việc truyền thông tin máy Lớp nhận liệu từ lớp vận chuyển, đóng gói thành IP datagram với IP header chứa thông tin việc truyền liệu, sau chuyển xuống lớp truy xuất mạng để truyền Lớp cung cấp giao thức để thông báo lỗi 2.1.3.Lớp vận chuyển: Lớp vận chuyển có nhiệm vụ phân phát liệu tới chương trình ứng dụng khác Lớp có hai nghi thức quan trọng laø TCP (Transmission Control Protocol) vaø UDP (User Datagram Protocol) Đơn vị liệu lớp tin 2.1.4.Lớp ứng dụng: Đây lớp cao nhất, dùng để truy xuất dịch vụ mạng chương trình ứng dụng Một chương trình ứng dụng tương tác với nghi thức lớp để gửi nhận liệu Các dịch vụ lớp gồm có: truyền thư (SMTP), truyền nhận file (FTP) , truy cập từ xa (TELNET), 2.2.Nghi thức Ethernet: Lớp truy xuất mạng TCP/IP sử dụng nghi thức mạng có sẵn : Ethernet, IEEE 802, X25, Frame Relay, ATM.Trong mạng LAN, nghi thức sử dụng phổ biến mạng Ethernet Ethernet: Dựa điều khiển đa truy cập CSMA/CD (Carrier Sense Multiple Access/Collision Detect) Các chức Ethernet là: ¾ Truyền nhận gói liệu ¾ Giải mã gói kiểm tra địa trước phát cho phần mềm lớp ¾ Kiểm tra lỗi 2.2.1.Điều khiển đatruy cập CSMA: Trước truyền liệu mạng, trạm Ethernet phải lắng nghe hoạt động kênh truyền Nếu phát kênh truyền bị bận, chờ mà không truyền Nếu kênh truyền trống truyền Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Sau bit cuối khung truyền trạm Ethernet phải đợi khoảng thời gian định để tạo khoảng cách khung Khoảng cách thời gian cho phép trạm khác chiếm kênh truyền Trong trường hợp xảy xung đột (khi có hai trạm phát kênh trống truyền liệu lên), trạm Ethernet phát xung đột nhờ so sánh liệu đường truyền với liệu phát Cả hai trạm ngưng phát chờ khoảng thời gian ngẫu nhiên trước phát lại Do thời gian chờ phát lại trạm ngẫu nhiên nên tránh việc tái xung đột, nhiên điều xảy ra, trạm phải chờ lần với thời gian chờ ngẫu nhiên tăng lên để giảm xác suất tái xung đột 2.2.2.Định dang khung Ethernet: Preamble (8 byte) Destination Address (6 byte) Source Address (6 byte) Type (2 byte) Data (46->1500 byte) FCS (3 byte) 2.2.2.1.Preamble : Gồm byte: ¾ byte đầu có giá trị 10101010 có chức đồng cho phần cứng ¾ byte có giá trị 10101011 báo cho biết bắt đầu frame 2.2.2.2 Destination Address Source Address: Địa nguồn địa đích, trạm Ethernet gán địa 48 bit cố định 2.2.2.3.Type : Xác định loại liệu 2.2.2.4.Data : Chứa liệu nhận từ lớp Trường liệu bao gồm IP Header, TCP Header, liệu Chiều dài trường liệu từ 46-1500 byte 2.2.2.5.FCS (Frame Check Sequence): Cho phép trạm nhận xác định việc truyền có bị lỗi hay không Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 2.3.Khảo sát Token Ring Token Ring có loại khung 2.3.1.Khung Token Khung Token có chiều dài byte ¾ Start: Byte mở đầu ¾ Access control:Byte điểu khiển ¾ End :Byte kết thúc Start Access control End 2.3.2.Khung liệu/lệnh Khung liệu/lệnh có kích thước thay đổi tùy thuộc vào trường thông tin.Khung liệu mang thông tin lớp trên.Trong khung lệnh mang thông tin điều khiển không chứa thông tin lớp Start ¾ ¾ ¾ ¾ ¾ ¾ ¾ ¾ ¾ Access control Frame control Destina tion address Source address Data FCS Start:Mở đầu khung Access control :Phân biệt khung Token khung lệnh /dữ liệu Frame control :Phân biệt loại thông tin điều khiển Destination address:Địa đến khung Source address:Nơi xuất phát khung Data:Có kích thước thay đổi mang thông tin FCS:Kiểm tra lỗi khung End:Kết thúc Frame status:Báo trạng thái khung nhận Trang End Frame status Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 PHẦN GIỚI THIỆU GIẢI THUẬT TÍNH CRC KIỂM TRA DƯ THỪA THEO CHU KỲ CRC Trường kiểm tra lỗi FCS thực qua giải thuật tính CRC.Các CRC khác ứng với đa thức sinh ứng khác ¾ CRC8 =X^8 + X^2 + X^1 + ¾ CRC16=X^16+ X^15+ X^2 + ¾ CRC32=X^32+ X^26+ X^23+ X^16+X^12+X^11+X^10+X^8+X^7+X^5+X^4+X^2+X+11 Thuật toán tính CRC: M:Bản tin cần phát R:Phần dư kết chia G:Đa thức sinh Thực phép tính : (M*2n) / G =Q + R /G Kết phần dư R CRC cần gán vào tin để phát Việc lấy tin nhân 2n tức thêm vào số số không bậc đa thức sinh Sau thực chia module – cho đa thức sinh Phần dư R CRC cần tìm Tại đầu phát tin M thêm vào thành phần CRC trước phát Tại đầu thu nhận chuỗi liệu xử lý đầu phát Tuy nhiên kết cho R không kết luận việc truyền không bị lỗi Nếu phần dư R khác không kết luận việc truyềøn bị lỗi Có cách thực tính CRC: ¾ Phần cứng ¾ Phần mềm Trong đề tài sử dụng tính CRC8 phần mềm với đa thức sinh CRC8 =X^8 + X^2 + X^1 + Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 RET ;====================================================== ;Day la truong hop nhan Command_SETADD ;====================================================== COMMAND_SETADD: ;====================================================== ;Tro tro toi byte thu de lay address ; Header - Address - "Command" - Data -FCS ;====================================================== MOV R0,RDT_PNT INC R0 INC R0 INC R0 MOV A,@R0 MOV ID,A SETB FLAG_ACK CALL UPDATE_POINTER RET ;====================================================== ;Day la truong hop nhan Command_DATA ;====================================================== COMMAND_DATA: ;====================================================== ;Tro tro toi byte thu de lay address ; Header - Address - "Command" - Data -FCS ;====================================================== MOV R0,RDT_PNT INC R0 INC R0 MOV A,@R0 CJNE A,ID,EXIT_COMMAND_DATA MOV R0,RDT_PNT INC R0 INC R0 INC R0 MOV A,@R0 MOV DATA_BYTE,A SETB FLAG_ACK EXIT_COMMAND_DATA: CALL UPDATE_POINTER RET Trang 82 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 3.4.2.Lưu đồ thủ tục chuẩn bị liệu phát Khi có lệnh yêu cầu điều khiển từ Kit gửi ACK máy tính thủ tục chuẩn bị liệu phát gọi Thủ tục xây dựng khung liệu từ thông tin byte ACK byte liệu điều khiển Header FCS Address Header Command Address Header Data Command Address Header Data Command Address Header Trục thời gian thiết kế khung liệu Thủ tục chuẩn bị liệu phát Có yêu cầu điều khiển Có Không Trả lời ACK Có Có Không Tiếp tục Thoát thủ tục Trang 83 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Tiếp tục Gán Header vào khung Gán địa gửi Yêu cầu trả lời ACK ? Có Khôngù Có Gán cờ liệu Cập nhật byte liiệu Gán ACK trả lời Yêu cầu gửi liệu? Khôngù Tình FCS Xóa cờ ACK Xóa cờ liệu Cấp phát trỏ đích Thoát thủ tục Trang 84 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 3.4.2.1.Lưu đồ tính FCS Hướng phát: Chuỗi liệu tính FCS byte : ¾ Header ¾ Address ¾ Command ¾ Data Kết tính FCS chứa byte thứ khung liệu Đa thức sinh :100000111 Tính CRC-8 Tính CRC-8 có chuỗi liệu sau với đa thức sinh 100000111 11110000 11010000 10101010 10000000 00000000 10000011 01110011 01 1000001 11 0110010 100 100000 111 010010 0111 10000 0111 00010 0000000 10 0000111 00 00001110 10101 1000 00111 0110 100100 100 000111 010 1000111 10 0000111 00 10000000 10000011 00000011 0000000 10 0000111 01 00001110 00000111 00001001 00000 1000 00111 0001 00111000 00000111 00111111 100000111 1111000000011101 0000110001001 bit dịch FCS=00111111B Trang 85 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 11110000 11010000 10101010 10000000 Phát 00111111 FCS Chuỗi liệu phát có FCS =00111111B Hướng thu: Chuỗi liệu tính FCS byte : ¾ Header ¾ Address ¾ Command ¾ Data ¾ FCS Kết tính FCS có giá trị không việc truyền không bị lỗi Với chuỗi liệu ta có khung liệu phía thu sau : Ở hướng thu giải thuật tính FCS không thay đổi Tuy nhiên bit dịch byte thứ lúc giá trị FCS đầu phát Đa thức sinh :100000111 Tính CRC-8 11110000 11010000 10101010 Thu Kết tính phần dư 0.Truyền không bị lỗi Trang 86 10000000 00111111 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Tính FCS Gán số lần quay trái cờ C 32 Xoá cờ C Quay trái cờ C byte FCS Quay trái cờ C byte data Quay trái cờ C byte Command Quay trái cờ C byte Address Quay trái cờ C byte Header Giảm số lần quay Không Cờ C 1? Không Cờ C 1? Có Có Xor byte Header 07h Cập nhật byte Header Có Số lần quay ? Xor byte Header 07h Gán Header vào byte FCS Thoát Trang 87 Không Gán Header vào byte FCS Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Chương trình : ;====================================================== ;Tinh CRC-8 ;X^8 + X^2 + X^1 + ;Ti1nh CRC-8 cho byte : ;1/Header ;2/Address ;3/Command ;4/Data ;Ket qua CRC-8 duoc luu vao byte FCS ;Truong du lieu can tinh la 40 byte ;Duoc sap xep nhu sau ;Header-Addree-Command-Data-FCS ;Ngo vao tinh CRC co byte Header-Addree-Command-Data ;la cac gia tri nhan duoc ;Gia tri FCS la zero ;Ngo CRC-8 duoc chua FCS ;R0 =32 so lan dich ;====================================================== LOOPCRC: CLR C MOV A,34H RLC A MOV 34H,A MOV A,33H RLC A MOV 33H,A MOV A,32H RLC A MOV 32H,A MOV A,31H RLC A MOV 31H,A MOV A,30H RLC A MOV 30H,A DJNZ R0,UNCRC JC LASTCRC RESULT_CRC: MOV CRC,30H MOV 34H,CRC RET UNCRC: Trang 88 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 JNC CLR MOV XRL MOV SJMP LASTCRC: CLR MOV XRL MOV SJMP LOOPCRC C A,30H A,#07H 30H,A LOOPCRC C A,30H A,#07H 30H,A RESULT_CRC 3.4.3.Lưu đồ thủ tục phát liệu Thủ tục phát liệu sử dụng trỏ để đệm chứa liệu Con trỏ nguồn giữ vị trí byte liệu phát sau Con trỏ đích cấp phát qua thủ tục chuẩn bị liệu phát Con trỏ đích giữ vị trí cao liệu phát Thủ tục gọi Kit xử lý trao TOKEN Thủ tục phát liệu Có TOKEN? Không Không Con trỏ đích cấp phát ? Phát Thoát Trang 89 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 PHAT: MOV CJNE JNB CLR MOV MOV MOV MOV SJMP PHAT1: JNB CLR MOV MOV INC MOV EXIT_PHAT: RET A,MSI_PNT A,MSO_PNT,PHAT1 RX_INHIBIT,EXIT_PHAT RX_INHIBIT MSI_PNT,#2BH MSO_PNT,#2BH RI_PNT,#30H RDT_PNT,#30H EXIT_PHAT FL_SCOM,EXIT_PHAT FL_SCOM R1,MSI_PNT SBUF,@R1 R1 MSI_PNT,R1 Trang 90 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 KẾT QUẢ VÀ HƯỚNG PHÁT TRIỂN 1.Các vấn đề thực luận án: ¾ Thiết kế thi công hoàn thành mạch điều chế ,giải điều chế FSK trao đổi liệu máy tính Kit mạng ¾ Thiết kế thi công hoàn thành Kit, thực điều chế giải điều chế FSK ;xử lý đồng bit dùng FPGA ;đồng khung liệu ¾ Tìm hiểu xử dụng CPU 89S8252 phục vụ nhu cầu mở rộng ¾ Viết chương trình giao tiếp với Kit mạng Giao tiếp cho phép người sử dụng khai thác mạng cách dễ dàng 2.Những hạn chế hướng phát triển luận án: 2.1.Những hạn chế ¾ Chưa thực kết nối điều khiển máy công nghiệp cụ thể ¾ Các tùy chọn để sử dụng hạn chế ¾ Sử dụng cổng COM nên tốc độ hạn chế 2.2.Hướng phát triển ¾ Cần lập trình tối ưu nữa, làm cho chương trình linh hoạt việc xét tương quan giá trị, giảm tối đa việc hao phí tài nguyên Đặc biệt nên thử nghiệm thực tế mạng công nghiệp ¾ Truyền đồng dùng USB nâng cao tốc độ truyền Trang 91 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 DATA SHEET CÁC CHIP SỬ DỤNG 1.89S8252 2.73M223 3.XC95108 Trang 92 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 TÀI LIỆU THAM KHẢO 1.Industrial electronics Thomas E.kissell 2.http:/www.xilinx.com 3.Hợp ngữ lập trình ứng dụng Tống Văn On-Hoàng Đức Hải http://www.macs.hw.ac.uk/~pjbk/nets/crc/ http://www.token-ring-analyser.co.uk/ http://www.fddi-analyser.co.uk/ http://pclt.cis.yale.edu/pclt/comm/tcpip.htm 8.http://www.atmel.com/ http://www.lan-analyser.co.uk/ Trang 93 CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc Lập – Tự Do – Hạnh Phúc o0o LÝ LỊCH KHOA HỌC Họ tên: NGUYỄN BẢO KỲ Sinh 10/3/1976 - Nam Đơn vị công tác:Công Ty KaSaTi I LÝ LỊCH SƠ LƯC Nguyên quán :Thành Phố Biên Hòa –Tỉnh Đồng nai Nơi sinh : Thành Phố Biên Hòa –Tỉnh Đồng nai Địa liên lạc :21/34 Hậu Giang Q.TB Dân tộc: Kinh Tôn giáo: Phật Thành phần gia đình: Trí thức Thành phần thân: Trí thức Sức khỏe: tốt II QUÁ TRÌNH ĐÀO TẠO ĐẠI HỌC Chế độ học: Chính quy Từ 9/1994 đến 5/1999: Học Đại học Quốc gia TP HCM- Trường Đại Học Bách Khoa TpHCM Ngành học: Điện tử Đề tài tốt nghiệp :CARD LẤY MẪU TIẾNG NÓI Nơi bảo vệ luận án tốt nghiệp: Trường Đại Học Bách Khoa Người hướng dẫn: Thầy Ths Võ Tấn Thông TRÊN ĐẠI HỌC Từ 9/2000 đến 2004: Học cao học chuyên ngành Vô Tuyến – Điện Tử Trường Đại học Bách Khoa Tp HCM Tên luận án: NGHIÊN CỨU VÀ THIẾT KẾ MẠNG CÔNG NGHIỆP SỬ DỤNG CHIP FPGA VÀ CPU 89S8252 Ngày nơi bảo vệ: 27/4/2004 Trường Đại học Bách Khoa TpHCM Người hướng dẫn: Ts Nguyễn Như Anh –Ths Tống Văn On III HOẠT ĐỘNG KHOA HỌC KỸ THUẬT 1- Quá trình hoạt động khoa học kỹ thuật chuyên môn Trước sau tốt nghiệp làm làm công tác khoa học – kỹ thuật gì? (kỹ thuật, nghiên cứu, thí nghiệm, giảng dạy, quản lý, phục vụ khoa học) Thời gian Tóm tắt trình hoạt động khoa học – kỹ thuật, nơi công tác Từ 8/1999 đến Nhân viên kỹ thuật Công Ty KaSati 2- Kết hoạt động khoa học – kỹ thuật: Công trình thiết kế, thi công, nghiên cứu khoa học kỹ thuật, sáng kiến phát minh, giáo trình, giáo án, phương án, tác phẩm Đã tiến hành hoạt động khoa học – kỹ thuật Ghi rõ nơi, thời gian trước sau tốt nghiệp, độc lập tiến hành hay cộng tác với người khác, tự nhận xét kết tác dụng, v.v 3- Tham dự hội nghị khoa học – kỹ thuật quốc tế (trong nước nước): tham quan khảo sát, thực tập sản xuất, kỹ thuật Ở nước (thời gian, nơi, nội dung chuyên môn) 4- Khen thưởng giải thưởng hoạt động khoa học – kỹ thuật (thời gian, hình thức khen thưởng, quan định) 5- Khả chuyên môn, nguyện vọng hoạt động khoa học – kỹ thuật (ghi cụ thể tỉ mỉ) Nguyện vọng đào tạo cao để phục vụ cho công việc nghiên cứu IV HOẠT ĐỘNG CHÍNH TRỊ XÃ HỘI Tóm tắt trình tham gia đoàn thể quần chúng (thanh niên cộng sản, công đoàn ) hội khoa học (hội phổ biến, hội khoa học chuyên ngành ) phong trào lớn (cải tiến quản lý hợp tác xã, ) ghi rõ nơi, thời gian CƠ QUAN XÁC NHẬN Ngày 22 tháng năm 2004 (Ký tên đóng dấu) Người khai ký tên Nguyễn Bảo Kỳ ... mạng Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 PHẦN GIỚI THIỆU MẠNG CÔNG NGHIỆP 1.GIỚI THIỆU MẠNG CÔNG NGHIỆP Trong nhiều thập niên năm qua việc ứng dụng mạng thông tin vào... dịch FCS=00111111B Trang Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 PHẦN ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ FSK Hệ thống mạng thiết kế đặt môi trường công nghiệp Do liệu dễ bị nhiễu... khác thiết kế theo dạng cấu trúc Trang 10 Nghiên cứu thiết kế mạng công nghiệp sử dụng FPGA CPU 89S8252 Configuration –Các mô tả configuration nhằm mục đích định architecture body sử dụng thiết kế