Giáo trình điện tử. Vi mạch - Điện tử số

Trong các hệ đếm trên, hệ nhị phân có nhiều ưu điểm vượt trội khi cần tính toán bằng các thiết bị điện tử, vì hệ đếm này chỉ có hai chữ số là 1 và 0 ứng với hai trạng thái ổn định của m[r]

TRƯỜNG ĐẠI HỌC SƯ PHAM HUẾ

THs: PHAN VĂN ĐƯỜNG

GIÁO TRÌNH ĐIỆN TỬ

VI MẠCH – ĐIỆN TỬ SỐ

CHƯƠNG VI MẠCH ( I.C.)

1.1 KHÁI NIỆM MỞ ĐẦU

Thiết bị điện tử dụng cụ, máy móc dùng linh kiện điện tử giúp cho người thực chức (máy tính, máy in, máy quét, máy thu hình )

Một thiết bị điện tử thường có sơ đồ khối hình sau (Hình 1.1)

Hình 1.1: Sơđồ khối thiết bịđiện tử

Thiết bị vào: Biến đổi tín hiệu khơng điện thành điện (đầu từ, bàn phím, camera, micro v.v )

Thiết bị ra: Biến đổi tín hiệu gia cơng, xử lý thành mục đích cần khống chế điều khiển (đưa loa, đầu từ, hiển thị lên hình )

Nguồn cung cấp: Cung cấp toàn lượng cho máy hoạt động, nguồn cung cấp nguồn điện chiều lọc kỷ ổn định

Vỏ máy: Bảo vệ thiết bị bên để trang trí

Mạch điện tử: Phần quan trọng thiết bị điện tử, đóng vai trị gia cơng xử lý số liệu theo mục đích chương trình định trước Việc gia cơng xử lý vào đặc tính phần tử mạch, vào định luật ghép nối phần tử với Bao gồm:

a/Linh kiện điện tử : Được chia làm hai loại

* Linh kiện tích cực: Đóng vai trị thiết bị gồm có: Transistor, Diode Tín hiệu điện qua bị biến đổi

*Linh kiện thụđộng: Gồm có: Điện trở (R), tụ điện (C), cuộn cảm (L) Giúp cho linh kiện tích cực hoạt động Chỉ gia công sổ liệu không xử lý số liệu

b/Mạch điện:

Các linh kiện điện tử liên kết với theo định luật định để thực chức định Có nhiều định luật để nối phần tử với có hai nguyên lý làm việc chung :

*Nguyên lý tương tự (analog): Tín hiệu đầu vào đầu biến thiên liên tục theo Thiết bị vào Mạch điện tử Thiết bị

thời gian

*Nguyên lý số (digital): Tín hiệu đầu vào đầu biến thiên rời rạc nhằm thực phép tính tốn Ngun lý số tác động nhanh có khả rộng lớn nguyên lý tương tự Tất đại lượng biến đổi thành rời rạc (ta gọi số hóa)

Thiết bị điện tử có yêu cầu sau:

a/ Kích thước nhỏ: Gọn, chiếm khơng gian, trọng lượng bé vẩn giữ ngun tính

b/ Độ tin cậy cao: Xác suất để mạch làm việc bình thường điều kiện cho trước (không đồng nghĩa tuổi thọ với độ bền thiết bị)

c/ Hiệu suất cao: Tiết kiệm lượng: P P → P2: Công suất tải

P1: Công suất nguồn cung cấp d/ Giá thành hạ

Như yêu cầu giảm nhỏ kích thước thiết bị đưa đến việc giảm nhỏ kích thước linh kiện mạch Điều xuất việc vi hình hóa (micro modun) mạch điện, dẫn đến việc chế tạo vi mạch

1.2 ĐẠI CƯƠNG VỀ VI MẠCH 1.2.1 Cấu tạo

Vi mạch cịn gọi mạch tích hợp (integrated circuit), gọi tắt IC Có hình dang bên ngồi hình 1.2

Hình 1.2: Hình dạng vi mạch

chất dẻo (plastic) Các linh kiện vi mạch tách rời Mỗi vi mạch đảm nhiệm chức điện tử định (khuếch đại, giải mã, lập mã, đếm, nhớ )

Có đến hàng triệu transistor vi mạch, số lượng ngày tăng số lượng thông tin cần xử lý ngày nhiều Mạch điện tử ngày phức tạp, gồm nhiều linh kiện điện tử tích hợp lại Hiện nay, cơng nghệ silicon tính tới giới hạn vi mạch tích hợp nhà nghiên cứu nỗ lực tìm loại vật liệu thay công nghệ silicon

Hệ thống vi mạch (system-on-a-chip) SOC hệ thống điện tử xây dựng đế silicon Ý tưởng ban đầu tích hợp tất linh kiện thiết bị điện tử (máy tăng âm, thu hình, máy tính…) lên vi mạch đơn (hay cịn gọi chip đơn) Hệ thống SOC bao gồm khối chức số, tương tự, tín hiệu kết hợp (mixed-signal) khối tạo dao động Một hệ thống điển hình bao gồm loạt mạch tích hợp cho phép thực nhiệm vụ khác Từ ta có mạch tích hợp khuếch đại, mạch lập mã, giải mã, xử lý, nhớ…

Sự phát triển gần công nghệ bán dẫn cho phép tích hợp ngày nhiều thành phần vào hệ thống vi mạch SOC, tích hợp thêm khối như: xử lý tín hiệu số, mã hóa, giải mã, tùy theo yêu cầu ứng dụng cụ thể

Hình 1.3 cho ta cấu trúc bên hình dạng bên ngồi vi mạch Pentium IV

1 Khoảng không gian mà số lượng linh kiện điện tử chiếm chỗ:

Một máy tính điện tử cần dùng đến hàng triệu, hàng vài chục triệu phận rời Nếu không thực vi mạch, khơng thể tích lớn mà điện cung cấp cho vơ phức tạp

2 Độ tin cậy(reliability) hệ thống điện tử: là độ đáng tin cậy hoạt động theo tiêu chuẩn thiết kế Độ tin cậy hệ thống tất nhiên phụ thuộc vào độ tin cậy thành phần cấu thành phận nối tiếp chúng Hệ thống cáng phức tạp, số phận tăng chỗ nối tiếp nhiều Vì vậy, dùng phận rời cho hệ thống phức tạp, độ tin cậy giảm thấp Một hệ thống dễ dàng hư hỏng

3 Tuổi thọ trung bình t hệ thống điện tử gồm n thành phần là: n

t t

t t

1 1

2

+ + + =

Vậy transistor có tuổi thọ 106 giờ, máy tính gồm 500.000 transistor có tuổi thọ

Các thành phần vi mạch chế tạo đồng thời phương pháp, nên tuổi thọ vi mạch xấp xỉ tuổi thọ transistor Planar

1.2.2.Lịch sử vi mạch

Năm 1947, John Bardeen William Brattain phịng thí nghiệm Bell (Bell Lab Hoa kỳ) phát minh Transistor tiếp điểm PCT (Point Contact Transistor), đột phá nỗ lực tìm thiết bị thay cho đèn điện tử tiêu tốn nhiều lượng Dòng điện vào (bên trái hình tam giác) truyền qua lớp dẫn điện (conversion layer) bề mặt Germanium khuyếch đại thành dịng (bên phải hình tam giác.)

Noyce, người sáng lập Intel Công ty bắt đầu phát triển thiết bị silicon • 1/10/1956 William Shockley, John Bardeen Walter Brattain trao giải Nobel vật lý cho nghiên cứu chất bán dẫn phát tác động transistor

• 1957 Một nhóm gồm người rời Shockley Semiconductor Laboratory để thành lập Fairchild Semiconductors Đây công ty tập trung phát triển silicon

• 12 / 9/1958 Jack Saint Clair Kilby công ty Texas Instruments (Hoa kỳ) phát minh mạch tích hợp (Integrated Circuit) đầu tiên, mở đầu cho thời kỳ hoàng kim vi điện tử, tảng chip đại ngày Điểm quan trọng phát minh Kilby ý tưởng việc tích hợp tất linh kiện điện tử mach điện tử silicon

• Năm 1959, Jean Hoerni Robert Noyce (công ty Fairchild, Mỹ), sau người đồng sáng lập hãng Intel, thành công việc chế tạo transistor mặt phẳng silicon Hình 1.4 transistor với cực: gốc (base), thu (colector) phát (emiter) nằm mặt phẳng

Hình 1.4: Transistor với cực: gốc, thu phát nằm mặt phẳng • Năm 1961, Jean Hoerni Robert Noyce tạo mạch flip-flop (với transistor điện trở) mặt silicon (Hình 1.5)

Hình 1.5: Cấu trúc bên vi mach flip-flop

vào vi mạch” đăng tạp chí Electronics Cơng bố Định luật Moore, dự đốn số transistor chip năm tăng gấp đơi vịng 10 năm tới Năm 1975 ông sửa lại 24 tháng số transistor lại tăng gấp đơi Tới dự báo ơng cịn

• Năm 1970, G.E.Smith W.S.Boyle (AT&T Bell Lab., USA) tạo mạch CCD 8-bit Cùng năm 1970, J.Karp B.Regitz (công ty Intel, Mỹ) tạo mạch DRAM 1103 với 1000 tế bào nhớ (Hình 1.6)

Hình 1.6: DRAM 1103

• Năm 1971, M.E.Hoff, S.Mazer, 嶋正利, F.Faggin (công ty Intel, Mỹ) tạo vi xử lý 4004 với 2.200 transistor (Hình 1.7)

Hình 1.7: Vi xử lý Intel 4004

• Năm 2000 Kilby giải Nobel Vật lý cho việc chế tạo mạch tích hợp 42 năm sau cơng nghệ đời

• Năm 2004, cơng ty Intel (Mỹ) chế tạo chip Pentium với 42 triệu transistor (Hình 1.8)

Hình 1.8: Vi xử lý Pentium Hình 1.8: Chip Pentium

• Năm 2005, nhóm liên kết IBM, SONY, SONY Computer Entertainment, Toshiba giới thiệu chip CELL đa lõi (multicore), hoạt động tốc độ 4GHz

Chưa đầy 50 năm kể từ ngày Kilby đề xuất ý tưởng vi mạch, ngành công nghệ vi mạch đạt thành tựu rực rỡ Sự tăng trưởng tốc độ chóng mặt ngành cơng nghệ vi mạch chìa khóa quan trọng bậc cách mạng công nghệ thông tin

1.2.3.Vỏ vi mạch

Hiện chưa thể chế tạo số linh kiện có trị số lớn vi mạch (tụ điện có điện dung lớn, cuộn cảm ) Do mức độ tích hợp ngày lớn, vi mạch cần kết nối với linh kiện, thiết bị khác nên vi mạch có nhiều chân ngồi để nối với linh kiện, thiết bị Có nhiều kiểu vỏ bọc khác làm kim loại, gốm (ceramic) chất dẽo (plastic), phổ biến kiểu sau:

Loại SIP (Single in Package):

Có hình chữ nhật, chân chia hàng Chân số nhận biết nhờ đường vạch ngang chấm (Hình 1.9a)

Loại DIP (Dual in Package):

Chân vi mạch chia làm hai hàng song song (Hình 1.9b)

Hình 1.9a: Vỏ vi mạch loại SIP Hình 1.9b: Vỏ vi mạch loại DIP

Hình 1.9c: Vỏ vi mạch loại QFP 1.2.4 Phân loại vi mạch

a/Dựa quan điểm thiết kế vi mạch: Người ta phân loại dựa mức độ tích hợp phần tử vi mạch Chia làm:

Vi mạch cở nhỏ SSI (Small Scale Intergration): Chứa vài chục Transistor vài cổng logic Ra đời từ đầu thập niên 60 (mạch khuếch đại, mạch lật )

Vi mạch cở vừa MSI (Medium Scale Intergration): Chứa vài chục cổng logic hàng trăm transistor Ra đời thập niên 60 (bộ giải mã,thanh ghi, đếm )

Vi mạch cở lớn LSI (Large Scale Intergration) : Chứa vài trăm cổng logic hàng ngàn transítor Ra đời đầu thập niên 70 (các vi xử lý bit, cửa ghép nối vào )

Vi mạch cực lớn VLSI (Very Large Scale Intergration): Chứa vài ngàn cổng logic hàng vạn transistor Ra đời cuối thập niên 70 (các vi xữ lý 16 32 bit )

Bảng 1.1: Mức độ tích hợp vi mạch

Loại vi mạch Số lượng chức Số lượng Transistor Diện tích bề mặt vi mạch

SSI ÷ 20 100 mm2

MSI 20 ÷ 100 500 mm2

LSI 100 ÷ 50.000 100.000 20 mm2

VLSI 50.000 ÷ 100.000 250.000 40 mm2

ULSI 100.000 ÷ 400.000 1.000.000 ÷ 4.000.000 70 mm2 ÷ 150 mm2 b/Dựa quan điểm sử dụng: Tùy theo chất tín hiệu vào người ta chia làm loại sau:

Vi mạch tuyến tính (IC Analog): Tín hiệu vào có biên độ biến thiên liên tục theo thời gian Còn gọi vi mạch tương tự, vi mạch thuật toán

Vi mạch số (IC Digital): Biên độ tín hiệu vào có giá trị gián đoạn (thường hai mức điện áp) Còn gọi vi mạch logic

Vi mạch chuyển đổi: Là cầu nối loại gồm:

*ADC (Analog Digital Converter): Tín hiệu vào lên tục, tín hiệu gián đoạn

*DAC (Digital Analog Converter): Tín hiệu vào gián đoạn, tín hiệu liên tục

1.3.VI MẠCH TUYẾN TÍNH

Vi mạch tuyến tính mạch tổ hợp mà điện áp hàm liên tục điện áp vào

Vi mạch tuyến tính cịn gọi vi mạch khuếch đại thuật tốn (operational amplifier), vi mạch tương tự

1.3.1 Ký hiệu : Vi mạch tuyến tính có ký hiệu hình 1.10

Hình 1.10: Ký hiệu vi mạch tuyến tính Vi mạch tuyến tính có hai đầu vào đầu gồm:

Đầu vào đảo (-) : Tín hiệu vào ngược pha 180 độ ADC

DAC

101100

Đầu vào thuận (+) : Tín hiệu vào pha

Một mạch khuếch đại tuyến tính lý tưởng có đặc tính sau : - Điện trở vào vô lớn Rv = ∞

- Điên trở không Rr = - Hệ số khuếch đại vô lớn Ku = ∞ - Dãi tần khuếch đại vô lớn

- Cân cách lý tưởng : Nếu Uv = Ur = - Các thơng số khơng bị biến đổi theo nhiệt độ độ ẩm 1.3.2 Mạch khuếch đại vi sai

Sơ đồ vi mạch tuyến tính khuếch đại vi sai Đây mạch khuếch đại dùng hai transistor mắc theo kiểu liên kết emitter (Hình 1.11)

Hình1.11: Tầng khuếch đại vi sai

Hai transistor sử dụng phải có thơng số hồn tồn giống nhau, trở kháng vào Zv vô lớn

Mạch khuếch đại vi sai có đặc điểm quan trọng tín hiệu tỉ lệ với hiệu số hai tín hiệu vào:

Ur = K(U1 - U2) (1.1)

K hệ số khuếch đại mạch khuếch đại vi sai

Từ (1.1) ta thấy: thăng giáng điện áp tín hiệu vào chung cho hai lối vào bị khữ lẫn không làm ảnh hưởng đến lối

Thực tế, tín hiệu mạch khơng phụ thuộc vào hiệu số hai tín hiệu vào, cịn phụ thuộc vào mức trung bình hai tín hiệu đó:

U U

U

ra

Như (1.1) viết: (U U ) K'

) U K(U

Ura = 1− 2 + 1+ 2

K’ hệ số khuếch đại trung bình

1.3.3 Sơ đồ nguyên lý vi mạch tuyến tính:

Vi mạch tuyến tính có cấu trúc bên tuỳ thuộc vào nhiệm vụ yêu cầu kỹ thuật vi mạch Để xét cấu trúc vi mạch thuật tốn, ta xét hai vi mạch tuyến tính thơng dụng: 702 709

a/Vi mạch khuếch đại thuật toán loại 702:

Tuỳ theo hãng sản xuất có nhiều tên gọi khác nhau: µA702L, SN52702N Sơ đồ nguyên lý hình 1.12

Hình 1.12: Sơ đồ nguyên lý vi mạch thuật toán loại 702

Tầng thứ nhất: Gồm T2 T3 gánh chúng R1, R2 tầng khuếch đại vi sai với nguồn dịng T1, T9 T9 có nhiệm vụ bù nhiệt

Tầng thứ hai: Bao gồm T4 T5, điện áp tầng lấy từ cực C T5 T4 điều chỉnh gánh tầng cách rẽ dòng điện trở gánh R1 R2 nhiều hay Khi điện áp cực B T4 tăng (ứng với điện áp Base T5 giảm) làm cho dòng điện cực thu tăng theo, đưa đến điện áp cực thu T4 giảm xuống, giảm tương đương với việc tăng điện trở R2 làm tăng hệ số khuếch đại tồn Emitơ T4 đấu đất

b/Vi mạch khuếch đại thuật toán loại 709:

Có sơ đồ ngun lý hình 1.13 Tuỳ theo hãng sản xuất có nhiều tên gọi khác nhau: MA 709, K1YT 53, SN 72709 Mạch thuật toán 709 bao gồm tầng

Tầng thứ nhất: Gồm có T1 T2 mạch khuếch đại vi sai T11 T10 mắc theo kiểu thiên áp dùng diode dể làm nguồn dòng điện cho T1 T2

Tầng thứ hai: Gồm cặp T3, T5 T4, T6, tầng khuếch đại vi sai mắc theo kiểu phức hợp để tăng trở kháng vào hệ số khuếch đại tầng T15 làm nhiệm vụ bù nhiệt cho mạch thiên áp tầng hai Các transistor T4 T6 hợp với R8, R10 làm thành mạch hồi tiếp âm từ cực C T2 ổn định nguồn dòng điện T11 Nguồn dòng điện ổn định thêm mạch hồi tiềp âm từ đầu qua R15, R9 , R10 đến T10 T15 đấu với điểm A coi điểm Điện điểm A ổn định mạch T9, R7, R9 T12, T13, R15, R9 Các transistor T3, T, T7 cịn có tác dụng ổn định điện áp nguồn cho tầng vi sai, T7 làm mạch lọc nguồn

Hình 1.13: Sơ đồ nguyên lý vi mạch thuật toán loại 709

Tầng thứ ba: Gồm hai Transistor T8 T9 T8 mắc theo kiểu C chung T9 mắc theo kiểu B chung Đây mạch định mức điện áp để đưa mức tín hiệu (thành phần chiều) xuống gần - E, có tín hiệu tiếp tục khuếch đại T12, T13 T14

R17 T9, hệ số khuếch đại tầng khoảng phụ thuộc vào nhiệt độ

Mạch bù tần số đầu vào nối cực B C T4, mạch bù tạo hồi tiếp âm, gồm điện trở mắc nối tiếp với tụ điện

Mạch bù đầu nối C T9 E T13, T14

Tóm lại, qua cách phân tích sơ đồ nguyên lý mạch khuếch đại thuật toán trên, cho ta biết nguyên lý cấu tạo chung bên mạch khuếch đại thuật toán Tuy vậy, sử dụng mạch khuếch đại thuật tốn, ta khơng cần phải biết sơ đồ ngun lý bên mạch mà cần biết tham số gồm: sơ đồ chân, cơng suất, điện áp cung cấp …Các tham số nơi sản xuất cung cấp ghi vào sách số liệu (data book) sổ tay hướng dẫn (handbook)

1.3.4 Các cách mắc vi mạch tuyến tính:

Vi mạch tuyến tính có cách mắc bản:

a/ Cách mắc đảo

Tín hiệu đưa vào đầu vào đảo (-) R2 điện trở hồi tiếp (feedback), đưa phần lượng từ đầu trở lại đầu vào R1 điện trở tín hiệu Đầu vào thuận nối đất (Hình 1.14)

Hình 1.14: Cách mắc đảo Ta tìm hệ số khuếch đại điện áp vi mạch:

Từ sơ đồ nguyên lý ta viết:

v 1

R U U I = −

r v

R U U I = −

Coi mạch lý tưởng :

RV ~ ∞

Iv ~ ⇒ I1 ~ I2 Do ta viết:

2 r v

v

R U U R

U

U − = −

K = ∞, Uv ~ Do (1.2) trở thành: ra 1 R R U U hay R U R

U =− =−

Vậy hệ số khuếch đại mạch:

1 u

R R K =−

Dấu trừ cho biết đầu vào đầu ngược pha b/ Cách mắc thuận

Tín hiệu đưa vào đầu vào khơng đảo (+) Điện áp từ đầu đưa trở lại đầu vào đảo qua chia gồm R1 R2 (Hình 1.15) Tín hiệu vào pha

Hình 1.15: Cách mắc thuận

Xem mạch lý tưởng chứng minh tương tự trên, ta viết: 1 1 r R R R R R U U

K = = + = +

Khi cho R2 >> R1 hệ số khuếch đại hai trường hợp giống bằng:

2

u R

R K =

Tuy nhiên cách mắc đảo ổn định có hồi tiếp âm

1.3.5 Ứng dụng Vi mạch thuật tốn để thực phép tính bản: Sơ đồ thực phép tính bản:

a/Sơđồ thực hiện phép cộng: (Hình 1.16):

Coi dòng vào ta có: I1+ I2 + I3 = If

Mặt khác, Uv= (Coi hệ số khuếch đại mạch lớn vơ cùng), đẳng thức viết: R U R U R U R

U1 + 2 + 3 =− ra

Hay : Ura = - (U1 + U2 + U3) Nghĩa điện áp tổng điện áp vào

b/Sơđồ thực hiện phép trừ: (Hình 1.17):

Tín hiệu đưa vào hai lối vào đảo thuận:

Hình1.17: Sơđồ thực phép trừ

Áp dụng cơng thức tính hệ số khuếch đại trường hợp mắc đảo thuận, ta có: 1 4 R R U R R R R R R U

U ⋅ + −

+ =

Nếu chọn R1 = R2 , R3 = R4 đẳng thức trở thành: R R ) U (U

U = −

Nghĩa điện áp tỷ lệ với hiệu điện áp vào c/Sơđồ lấy tích phân: (Hình 1.18):

Coi dịng vào ta có:

I1 = If (1.3) Mặt khác coi Uv= ta có:

R U

I

1 = (1.4) Mà:

dt dU

I

f =−C (1.5) Thay (1.3), (1.4) vào (1.5) ta có:

dt dU C R

U1 =− ra

dt U CR U dt U CR

dUra =− 1 ⇒ ra =− ∫ 1

d/Sơđồ lấy vi phân: (Hình 1.19)

Hình 1.19: Sơ đồ lấy vi phân Ta có: I1 = If

dt dU C I 1 = Vì R U I ra

f =− nên

R U dt

dU

C =−

hay dt

dU CR

U

ra =−

1.3.6 Ứng dụng vào khuếch đại

Vi mạch thuật toán sử dụng rộng rãi mạch khuếch đại a/Khuếch đại điện áp âm tần

Hình 1.20: Khuếch đại điện áp âm tần dùng vi mạch khuếch đại thuật toán BA328

R3 tụ C tạo thành vòng hồi tiếp âm điện áp để sửa đổi đường đặc trưng tần số Thay đổi trị số điện trở R3 ta có âm lợi trầm lợi bổng theo ý muốn R3 thấp, hồi tiếp âm sâu, mạch lợi trầm

Tín hiệu cần khuếch đại có biên độ bé đưa vào chân Tín hiệu sau khuếch đại lấy chân

Điện áp cung cấp cho hai kênh đưa vào chân (+Vcc) chân (-Vcc) Chân đồng thời đất mạch

Nguồn cung cấp VDC lọc R C1

Do độ nhạy cao tín hiệu đầu vào bé, ta phải dùng dây có giáp bọc để dẫn tín hiệu vào nhằm loại bỏ nhiễu

b/Khuếch đại công suất âm tần

Để khuếch đại cơng suất âm tần ta dùng vi mạch LA4440 Vi mạch LA4440 thuộc loại khuếch đại hai kênh, có sơ đồ khối hình 1.21 Tuy nhiên vi mạch LA4440 dùng để khuếch đại cơng suất âm tần kênh

Khi khuếch đại hai kênh (stereo), công suất danh định 6W x Khi sử dụng để khuếch đại kênh (mono), công suất danh định lên đến gần 20 W Nguồn cung cấp 12V đến 15V

Chân 1và chân 7: Đầu vào thứ hai LA4440

Chân chân 6: Đầu vào LA4440.Tín hiệu âm tần cần khuếch đại đưa vào Chân 4: Đầu Mute

Chân 5: lọc Ripple filter

Hình 1.21: Sơ đồ khối cấu trúc bên LA4440 Chân 10 12: Đầu vi mạch

Chân 11: Nhận điện áp cung cấp + VCC

Sơ đồ nguyên lý mạch khuếch đại công suất hai kênh (Hình 1.22)

Khi muốn LA4440 cho ta công suất lớn loa, ta mắc theo sơ đồ nguyên lý mạch khuếch đại công suất kênh (Hình 1.23)

Hình 1.23: Khuếch đại cơng suất âm tần dùng vi mạch LA4440 mắc mono 1.3.7 Bộ tạo sóng điện hình sin dùng vi mạch tuyến tính:

a/Tạo sóng hình sin cao tần

Vi mạch thuật tốn làm khuếch đại khâu khuếch đại tạo sóng hình sin cao tần âm tần

Hình 1.24 mạch tạo sóng cao tần dùng vi mạch thuật tốn BA328, BA328 loại vi mạch thông dụng, dễ kiếm thị trường, hoạt động tin cậy

Tác dụng linh kiện:

R1, R2,VR1 định hệ số khuếch đại vi mạch

R3, C5 tạo thành mạch hồi tiếp âm chọn lọc để thực việc hồi tiếp âm tần số cao C2,C1 L tạo thành khung dao động Colpitts

C3 dẫn điện áp từ đầu (chân 3) vi mạch, qua khung dao động Colpitts đầu vào (chân 1) để thực hồi tiếp Hai điện áp pha nên hồi tiếp hồi tiếp dương

R4 C4 tạo thành lọc điện cho nguồn cung cấp BA 328: Vi mạch thuật tốn, dùng để khuếch đại tín hiệu Điện áp cung cấp 9VDC

Hoạt động sơ đồ:

Bộ tạo sóng cao tần thuộc loại điểm điện dung Khi đóng mạch điện, khung dao động hoạt động tạo dao động hình sin có tần số xác định công thức:

2

2

C C

C C L f

+ Π

=

Dao động dao động tắt dần, khơng có biện pháp bù đắp lượng bị tiêu hao tác dụng nhiệt điện trở làm nên cuộn dây L

Trước tắt phần lượng đưa đầu vào thuận vi mạch BA328, điện áp hồi tiếp điện áp tín hiệu pha (mắc thuận) nên hồi tiếp dương, đảm bảo điều kiện trì dao động Hệ số hồi tiếp định tỷ số C1 C2

C C β=

Điện áp hồi tiếp điều chỉnh VR2 nhằm bảo đảm điều kiện Kβ = Khi điều kiện đáp ứng, sóng điện tạo có dạng hình sin đặn đẹp Mạch hoạt động ổn định

Để mạch khuếch đại chạy ổn định khuếch đại trung thực, mạch hồi tiếp âm chọn lọc gồm R3C5 mắc vào hai chân vi mạch Hồi tiếp âm sâu Vi mạch BA328 khuếch đại trung thực, nhiên ta thực âm hồi mức cịn phải đảm bảo khâu dương hồi nhằm trì dao động

Dao động hình sin cao tần lấy chân đầu BA328 b/Tạo sóng hình sin âm tần:

Hình 1.25 sơ đồ nguyên lý tạo sóng hình sin âm tần dùng vi mạch tuyến tính BA 328 khâu khuếch đại Trong đó:

BA 328: Vi mạch thuật tốn, dùng để khuếch đại tín hiệu R1,R2, VR, đèn báo: định hệ số khuếch đại vi mạch

Hình 1.25: Mạch tạo sóng âm tần dùng vi mạch thuật tốn BA328

bé hồi tiếp âm sâu Tuy nhiên, ta tuỳ tiện hạ trị số R3 phải bảo đảm khâu dương hồi để trì dao động

Hai cặp RC tạo thành cầu Wien

C2 dẫn điện áp hồi tiếp từ đầu vi mạch thuật toán đầu vào để thực hồi tiếp dương

R5 C5 với tụ lọc nguồn tạo thành lọc hình π để lọc điện

Đèn báo tham gia khâu định hệ số khuếch đại, thực việc thay đổi hệ số khuếch đại vi mạch BA328 cách tự động nhằm ổn định biên độ sóng điện tạo

Mạch hoạt động sau:

Khi đóng mạch điện, cầu Wien tạo dao động âm tần có tần số định công thức:

RC

π

2

f0 = Dao động tắt dần, nhiên trước tắt đưa vào đầu vào BA328 qua tụ C2, dao động BA328 khuếch đại lên sau đưa cầu Wien để trì dao động

Sóng điện hình sin âm tần lấy đầu BA328 Khi dao động có biên độ lớn thiết kế (xác định từ trước hệ số khuếch đại BA328), cường độ qua đèn báo lớn hơn, nhiệt độ tăng lên, điện trở dây tóc đèn báo tăng theo làm giảm hệ số khuếch đại, biên độ sóng điện tạo giảm xuống Ngược lại, dao động có biên độ nhỏ thiết kế, cường độ qua đèn báo giảm xuống, nhiệt độ giảm, điện trở giảm theo làm tăng hệ số khuếch đại, biên độ sóng điện tăng lên

1.4.VI MẠCH LOGIC 1.4.1 Tổng quan:

tồn hai trạng thái dẫn hoàn toàn tắt hẳn, ký hiệu (1) (0)

Trong hệ thống logic, hai mức điện áp nói gọi bit

Nếu quy ước hai mức mức dương mức 0, ta có hệ thống logic dương ngược lại logic âm (Hình 1.26)

Vi mạch logic phân thành nhiều họ: RTL, DTL, TTL, ECL, CMOS Trong họ TTL dùng phổ biến

Logic dương Logic âm Hình 1.26: Các mức logic

Khi sử dụng vi mạch logic ta ý đến đặc trưng sau :

a/Hệ số chịu tải: Đó số cổng cực đai mắc đồng thời lối cổng cho Hệ số lớn khả logic mạch cao

b/Hệ số ghép mạch lối vào: Lối vào cực đại cổng cho c/Thời gian trể thời gian cần thiết để truyền xung qua mạch

d/ Thời gian đóng mạch thời gian kể từ lúc lối vào đạt giá trị mức đến lúc lối đạt giá trị mức

e/Thời gian ngắt mạch khoảng thời gian kể từ lúc lối vào đạt giá trị mức 1, đến lúc lối đạt giá trị mức

1.4.2 Một số lưu ý sử dụng Vi mạch số

Một thiết bị sử dụng nhiều loại, nhiều họ vi mạch số khác nhau, tham số vi mạch khác Để thiết bị sử dụng lâu bền, hoạt động ổn định ta cần phải lưu ý cần phối ghép vi mạch số với

Trong thực tế sử dụng, số cổng logic vi mạch số không sử dụng đến, việc dư thừa lại hay xảy ra, Thí dụ: mạch số cần cổng NAND hai lối vào Khơng có vi mạch số loại cổng NAND, ta phải dùng loại cổng NAND hai lối vào Như vậy, dư cổng Cổng dư thừa không sử dụng lại gây trở ngại cho hoạt động toàn hệ thống Ta phải xử lý việc dư thừa Theo cách sau:

a/ Nối đầu vào thừa đến +VCC, VDD, -VCC, VSS cho chức logic ban đầu cổng không thay đổi

nó ln trở thành logic cao H, nghĩa làm cho tiêu thụ cơng suất

Làm trên, ngồi việc giảm cơng suất tiêu thụ vi mạch số, ta thực việc chống nhiễu cho toàn hệ thống

1.4.3 Một số IC số thông dụng

Sau số vi mạch số thông dụng, thường gặp mạch số, thực tập, thường sử dụng vi mạch

Bảng 1.2: Một số vi mạch số thông dụng

TTL MOS

Ký hiệu Số cổng/ IC

Số lối vào/cổng

Ký hiệu Số cổng/ IC

Số lối vào /cổng

Cổng

74LS04 4069B NOT

74LS05 NOT hở cực C

74LS15 3 4073B 3 AND (C hở)

74LS21 4081B AND

74LS32 4071B OR

74LS00 4012B NAND

74LS01 4023B 2 NAND (C hở)

74LS03 4068B 3 NAND (C hở)

74LS10 3 NAND

74LS11 3 NAND

74LS12 3 NAND C hở

74LS20 NAND

74LS22 NAND hở cực C

74LS30 NAND

74LS37 Bộ đệm NAND

74LS38 Bộ đệm NAND C

hở

74LS40 Bộ đệm NAND

74LS133 13 NAND

74LS27 3 NOR

74LS28 Bộ đệmNOR

74LS33 Bộ đệm NOR C hở

74LS86 XOR

74LS136 XOR C hở

74LS13 NAND + Schmitt

74LS14 NAND + Schmitt

74LS132 NAND + Schmitt

74LS125A 4093B Đệm tt với E

CHƯƠNG CƠ SỞ TOÁN HỌC CỦA ĐIỆN TỬ SỐ 2.1 KHÁI NIỆM VỀ THƠNG TIN VÀ MÃ

2.1.1 Thơng tin :

Khái niệm thông tin rộng, ta quan tâm chủ yếu đến khái niệm thông tin hẹp theo lý thuyết thông tin thống kê (hay lý thuyết thơng tin truyền tín hiệu)

Để đánh giá số lượng thông tin người ta đưa đơn vị thông tin bit (binary digit)

Bit số lượng thơng tin cần thiết để nhận biết hai trạng thái có xác suất xuất (p1 = p2 = 1/2) đối tượng hai trạng thái (có cịn gọi đối tượng nhị phân)

Trên sở bit thơng tin, người ta cịn đưa đơn vị khác byte: byte = bit, kB (kilobyte) = 1024 byte

1 Megabyte = 1.048 576 byte

Byte nhóm tám bit kề liền nhau, tạo thành đơn vị liệu sở máy tính cá nhân Do lưu trữ tương đương ký tự, nên byte đơn vị sở để đo sức chứa máy tính Cấu trúc máy tính (đối với hầu hết phận)

Dựa sở số nhị phân, nên byte tính theo luỹ thừa Thuật ngữ kilơ (trong kilô byte) mega (trong megabyte) thường dùng làm bội số việc đếm byte, không xác chúng có nguồn gốc thập phân (cơ số 10) Nhiều nhà khoa máy tính trích thuật ngữ này, nhiên thuật ngữ dùng chúng cho khái niệm quen thuộc theo cách đếm thập phân thuận lợi việc đo lường dung lượng nhớ

Để đo tốc độ truyền tin người ta dùng đơn vị baud : baud = bit / giây

Dữ liệu ký hiệu Vật lý dùng để biểu diễn thơng tin nhằm mục đích lưu trữ, trao đổi xử lý

2.1.2.Phân loại thông tin

Có nhiều phương pháp phân loại thơng tin, ta đề cập đến phương pháp dựa vào đặc tính thời gian liệu biểu diễn thơng tin truyền Đó đặc tính rời rạc đặc tính liên tục tín hiệu Tín hiệu hiểu thực Vật lý liệu Do ta có thơng tin liên tục thông tin rời rạc

a/Thông tin liên tục: Thông tin liên tục biểu diễn nhờ hệ thống đại lượng mà giá trị chúng có đặc tính liên tục theo thời gian

bThông tin rời rạc: Thông tin rời rạc biểu diễn hệ thống đại lượng mà giá trị chúng có đặc tính rời rạc

Dạng thông tin thường gặp máy tính số thiết bị điều khiển số, đo lường số, âm số

2.1.3 Mã ( code )

Các thiết bị điện tử số thiết bị xử lý thông tin Các ký hiệu Vật lý dùng để biểu diễn thông tin nhằm mục đich lưu trữ, trao đổi xử lý ta gọi liệu

Thơng tin diễn đạt dạng thông thường thông qua ký hiệu thông dụng (chữ số, ký tự ) mà người hiểu Đồng thời thơng tin biểu diễn dạng đặc biệt khác dạng thơng thường, ta gọi mã Mục đích để bảo mật, dễ tính tốn sửa chửa sai sót

Có nhiều loại mã khác tùy theo nhu cầu sử dụng Trong điện tử số thường dùng mã số Đó tương ứng ký hiệu chữ với tập hợp số hệ đếm Việc chuyển từ ký hiệu thông dụng sang mã gọi lập mã (cịn gọi mã hóa)

Trong thiết bị số ta dùng hai ký hiệu gọi mã nhị phân Ngồi cịn có mã khác thập phân, bát phân, thập lục phân Chúng ta thường gặp số mã sau:

a/ Mã BCD: Đây mã nhị phân tự nhiên, chữ số thập phân từ đến biến điệu dạng bit nhị phân tương đương Đây mã thuận tiện hữu ích cho phép vào mạch số

b/ Mã Gray: Rất thuận lợi để biểu diễn hai số liên tiếp ta cần thay đổi giá trị bit

c/Mã ASSCII: Mã trao đổi thông tin theo tiêu chuẩn Mỹ 2.2 CÁC HỆ THỐNG ĐẾM SỐ :

2.2.1 Định nghĩa :

Hệ thống đếm tổ hợp quy tắc gọi biểu diễn số có giá trị xác định Nhờ hệ đếm, ta biểu diễn số theo hệ thống số khác Hiện tồn nhiếu hệ thống đếm có hai loại :

a/Hệđếm khơng theo vị trí :

Hệ thống đếm mà giá trị mặt số lượng chữ số không phụ thuộc vào vị trí nằm số

Thí dụ: Hệ thống đếm theo chữ số La mã X = 10 đơn vị

XII = 12 đơn vị XXIX = 29 đơn vị

ít dùng Ngồi hệ đếm Lamã chưa có số nên việc xử lý số học gặp nhiều khó khăn b/Hệđếm theo vị trí:

Hệ thống đếm mà giá trị chữ số khơng phụ thuộc vào thân chữ số mà phụ thuộc vào vị trí số

Hệ đếm theo vị trí thơng dụng hệ đếm thập phân

Thí dụ : 1234 : Chữ số biểu diễn giá trị đơn vị 5422 : Chữ số biểu điễn giá trị x 102 đơn vị 4321 : Chử số biểu diển giá trị x 103đơn vị

Mỗi hệ đếm theo vị trí có tập hợp chữ số khác cần thiết để biểu diễn số Số lượng chữ số khác gọi số hệ đếm :

Hệ đếm thập phân (Decimal) :{0,1,2,3,4,5,6,7,8,9} Hệ đếm bát phân (Octal) : {0,1,2,3,4,5,6,7}

Hê đếm thập lục phân (Hexan) :{0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F} Hệ đếm nhị phân (Binary) : {0,1}

Hệ thập phân người Hindu thiết lập vào khoảng kỷ thứ người Arab bổ sung thêm ký hiệu Đây hệ đếm quen thuộc người

Trong hệ đếm trên, hệ nhị phân có nhiều ưu điểm vượt trội cần tính tốn thiết bị điện tử, hệ đếm có hai chữ số ứng với hai trạng thái ổn định Trigger ứng với hai trạng thái thông không thông mạch điện

Việc chuyển trạng thái từ lên ngược lại thực nhanh, nên tốc độ tính tốn hệ nhi phân nhanh hệ khác Độ tin cậy cao

Các mạch điện tử máy tính phát khác hai trạng thái (dòng điện mức cao, dòng điện mức thấp) biểu diễn trạng thái dạng hai số nhị phân Các đơn vị cao/thấp, đúng/sai, có/khơng….được gọi bit Việc chế tạo mạch điện tử tin cậy phân biệt khác tương đối dễ dàng rẻ tiền, máy tính có khả xử lý nội thông tin nhị phân cách xác, theo tiêu chuẩn, mắc lỗi nội 100 tỉ thao tác xử lý

Nhược điểm hệ biểu diễn dài, nhiều thời gian viết đọc

Các máy tính điện tử dùng hệ đếm số hai để lưu trữ biểu diễn thông tin Một nhóm gồm bit số nhị phân gọi nibble Thí dụ: 1011

Một nhóm gồm bit gọi byte Thí dụ: 10111101

Một nhóm gồm 16 bit gọi từ (word) Thí dụ: 1011111000111100 Một nhóm gồm 32 bit gọi từ kép (double word)

Nibble Byte Word

Double Word

Hình 2.1 Các đơn vịđo độ dài hệ nhị phân dẫn xuất từ bit

Chữ số bên trái số hệ nhị phân gọi bit có nghĩa lớn (MSB Most significant bit), bit tận bên phải số hệ nhị phân gọi bit có nghĩa bé (LSB Least significant bit)

2.2.2 Nguyên lý chung hệ đếm :

Ví dụ số A có chữ số biểu diễn hệ đếm có số B: A(B) = a3a2a1a0

Mỗi chữ số ai có giá trị (B-1) Ngồi chữ số aicó trọng lượng Bi Giá trị A tổng tích chữ số aivới trọng lượng

Một cách tổng quát ta viết:

A =

2 1 2

1 + + + + + +

− − − − − − −

−B a B a B a B a B

a o o n n n n

Thí dụ:

Số 7550,51 hệ đếm 10 :

7550,51 = 7.103 + 5.102 + 5.101 + 100 + 5.10 -1+ 1.10-2 Số 101101,01 hệ đếm nhị phân:

101101,01 = 1.25 + + 1.2 3+ 1.22 + + 1.2 0+ + 1.2-2 = 45,25 Số 7550 hệ 8:

7550 = 7.83 + 5.82 + 5.8 1+ = 3944 CAFÉ hệ đếm 16 :

12.163 + 10.162 + 15.16 + 14 = 51966

Nhờ hệ thống đếm ta biểu diễn số theo hệ thống chữ số khác

Ta có bảng tương đương hệ đếm (Bảng 2.1):

Bảng 2.1: Tương đương hệđếm

Hệ đếm 10 Hệ đếm Hệ đếm Hệ đếm16

6 0110 6 0111 7 1000 10 1001 11 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 16 10000 20 10 2.2.3 Phương pháp chuyển đổi hệ đếm :

Ta chuyển đổi tương đương hệ đếm: a/Chuyển từ hệđếm sang hệđếm

Muốn chuyển số từ hệ đếm sang hệ đếm ta việc thay đổi chữ số theo hệ đếm số tương đương theo hệ đếm với cột số:

(650,3)8 = (110 101 000 , 011)2 b/Chuyển từ hệđếm 16 sang hệđếm

Muốn chuyển số từ hệ đếm 16 sang hệ đếm ta việc thay chữ số theo hệ đếm 16 số tương đương theo hệ đếm với cột số

(B7A,D5)16 = (1011 0111 1010 , 1101 0101)2 c/Chuyển từ hệđếm sang hệđếm hoặc 16

Muốn chuyển số từ hệ đếm sang hệ đếm 16 ta chia số nhị phân thành nhóm cột số (hoăc cột số), lầy từ dấu phẩy sang trái sang phải Các nhóm cuối bên trái bên phải chưa đủ (hoặc 4) cột số bổ sung thêm số Thay nhóm cột số (hay cột số) chữ số theo hệ (hay 16)

(1011101110,1011)2 = 010 111 001 101, 101 100 = (2715,54 )8 (1101111011,101011)2 = 0110 1111 0111, 1010 1100 = ( 6F7,AC )16 d/Chuyển từ hệ đếm 10 sang hệ đếm

Muốn chuyển số từ hệ đếm 10 sang hệ đếm 2, ta chia liên tiếp số thương số nhận cho 2, thương số nhận bé (1 0) Thương số cuối chữ số bậc cao hệ đếm 2, chữ số lại số dư lần chia trước theo chiều ngược lại

48 : = 24 dư 24 : = 12 dư 12 : = dư : = dư : = dư Vậy : (97)10 = (1100001)2 e/Chuyển từ hệ đếm sang hệ đếm 10

(1101,11)2 = 23 +1 2 + + 20 + 1.2-1 +1 2-2 = (13,75)10 f/Chuyển từ hệ đếm 16 sang hệ đếm 10

(B26E )16 = 11.163 + 2.162 + 6.16 1+ 14 = ( 45678 )10 g/Chuyển đổi hai hệ đếm

Giả sử ta cần chuyển chữ số x từ hệ đếm số B sang hệ đếm số C, sở thực phép tính cần thiết theo hệ đếm số C:

Trước hết, ta biểu diễn x dạng:

x =

2 1 2

1 + + + + + +

− − − − − − −

− B a B a B a B a B

a o o n n n n

Sau biểu diễn B aitheo hệ đếm số C đồng thời thực phép tính cần thiết theo hệ đếm số C để tính tổng

Thí dụ:

Chuyển sang hệ đếm 10 số sau :

x = (3A7,C)16 = 3.162 + 10.161 + 7.160 + 12.16-1 = (935,75)10 x = (1101)2 = 1.23 + 1.22 + + = (13)10

Nếu muốn chuyển số x từ hệ đếm B sang đếm số C, sở thực phép tính cần thiết theo hệ đếm số B ta phải phân biệt hai trường hợp: x số nguyên x số phân:

1/ Khi x số nguyên ta chia liên tiếp số x thương số nhận cho số C đến thương số nhận bé C Thương số cuối chữ số bậc cao x biểu diễn theo hệ đếm C, chữ số số dư phép chia trước theo chiều ngược lại

Thí dụ 1: Chuyển số 57 hệ 10 sang hệ nhị phân 57 : = 28 dư

3 : = dư

Vậy : (57)10 = (111001)2

Thí dụ 2: Chuyển số 3287 hệ 10 sang hệ 8: 3287: = 410 dư

410: = 51 dư 51: = dư

Vậy : (3287)10 = (6327)8

Thí dụ 3: Chuyển số 51966 hệ 10 sang hệ 16: 51966: 16 = 3247 dư 14 202: 16 = 12 dư 10

Vậy : (51966)10 = (CAFE)16

2/ Khi x số phân ta nhân liên tiếp x tích số nhận sau phép nhân với số C Các phần nguyên nhận sau phép nhân cho ta số biểu diễn số phân x theo hệ đếm C Nếu tích số lớn lấy tích số trừ 1trước nhân Nếu tích số nhỏ ta nhân bình thường Quá trình chấm dứt hiệu số đạt số lẻ theo yêu cầu

Thí dụ 1: Chuyển số 0,03125 thập phân sang nhị phân: 0,03125 x = 0,06250

0,06250 x = 0,125 0,125 x = 0,25 0,25 x = 0,50 0,50 x =

Vậy : (0,03125)10 = (0,00001)2

Thí du 2: Chuyển số 0,8125 thập phân sang nhị phân: 0.8125 x = 1,625

0,625 x = 1,25 0,25 x = 0,50 0,5 x =

Vậy: (0,8125)10 = (0,1101)2

Thí dụ 3: Chuyển số 0,625 thập phân sang thập lục phân: 0,625 x 16 = 10

Vậy: (0,625)10 = (A)16

2.3 CÁC MÃ NHỊ PHÂN ĐẶC BIỆT

Trong hệ thống số, số nhị phân tự nhiên, ta sử dụng mã nhị phân đặc biệt, mã sử dụng hai số

2.3.1 Mã BCD (Binary Coded Decimal )

Mã nhị phân BCD hệ đếm mà mã hóa số thập phân số nhị phân Mã BCD làm cho việc đổi thập phân dễ dàng đơn giản

Mỗi chữ số thập phân từ đến biểu diễn bit nhị phân Ta gọi mã hoá số thập phân nhị phân

Trong mã chữ số số thập phân đươc diễn tả mã nhị phân tương đương, cịn hàng chữ số (hàng đơn vị, hàng chục, hàng trăm v.v ) đứng vị trí theo hệ thập phân Như vậy, thực chất hệ đếm thập phân ký hiệu để đếm từ nhị phân bit Nghĩa vừa có ưu điểm rõ ràng hệ thâp phân vừa có mật độ cao hệ nhị phân, nhờ ta xử lý máy tính số

Bit có nghĩa lớn có trọng số 8, bit có nghĩa bé có trọng số (BCD 8421) ngồi cịn có mã BCD 4221, BCD5421, BCD7421 thơng dụng (Bảng 2.2)

Bảng 2.2: Bảng mã BCD

Số hệ 10 BCD8421 BCD7421 BCD4221 BCD5421 0000 0001 0010 0011 0100 0101 0110 1111 1000 1001 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 0000 0001 0010 0011 1000 0111 1100 1101 1110 1111 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100

Ta dùng BCD thông tin cần trực tiếp đưa vào đầu vào đầu cho ta kết trực tiếp số thập phân Việc xử lý thông tin thực nhị phân.Với bit ta có 16 tổ hợp xuất Do mã BCD cịn thừa tổ hợp khơng sử dụng: 1010, 1011, 1100, 1101, 1110, 1111) Khi tố hợp xuất kết ta phải cộng thêm (0110) vào kết để có kết xác

Phương pháp chuyển số thập phân thành mã BCD

Ta viết số thập phân thành nhị phân tương ứng, giữ nguyên vị trí hàng (đơn vị, chục, trăm, ngàn )

a/ Chuyển mã BCD thành số nhị phân

Bước 1: Chuyển mã BCD số thập phân:

Mã BCD: 0001 0000 0011, 0101 Số thập phân tương ứng: ,

Bước 2: Chuyển đổi số thập phân số nhị phân: (103,5)10 = (1100111,1)2

b/Chuyển số nhị phân thành mã BCD

Ta đổi số nhị phân số thập phân tương ứng, sau chữ số thập phân thay từ nhị phân tường ứng bit

( 1100111,1)2 = (103,5)10 = (0001 0000 0011, 0101) BCD

Các số đứng trước nhóm bit có ý nghĩa ta không bỏ 2.3.2 Mã Gray

Đây mã nhị phân Trong bảng mã Gray đại lượng tiếp sau làm thay đổi trạng thái bit (Bảng 1.3):

Bảng 1.3: Bảng mã Gray

Số thập phân Số nhị phân Mã Gray 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101

Nhờ ưu điểm mã Gray dùng nhiều thực tế truyền động điện, điều chỉnh tốc độ quay động cơ, hệ thống đo lường Nó làm cho hệ thống có độ tin cậy cao

Phương pháp chuyển một số nhị phân sang mã Gray

Bước 1: Viết số nhị phân cần chuyển

Bước 2: Lấy bit có nghĩa lớn số nhị phân chuyển xuống vi trí tận bên trái mã Gray Như bit bên trái mã Gray luôn bit bên trái số nhị phân

Bước 3: Dịch lùi bit số cột cao xuống thấp dần Ghi bit số nhị phân tương ứng

xuống dòng làm bit mã Gray

Thí dụ: chuyển số nhị phân 1001 thành mã Gray: 100

+ 1001

1101 Gray

Phương pháp chuyển từ mã Gray sang số nhị phân

Bước 1: Viết mã Gray cần chuyển

Bước 2: Dùng bit bên trái mã Gray làm bit bên trái số nhị phân

Bước 3: Đưa bit lên bit

Bước 4: Thực phép cộng (bỏ qua nhớ có), kết phép cộng bit số nhị phân

Bước 5: Tiếp tục bit cuối bên phải

Thí dụ: Chuyển mã Gray 1000 sang số nhị phân: 1

+ 0 1 1

2.3.3 Mã đếm vòng

Mã đếm vòng loại mã mà tổ hợp mã chứa bit bit lại bit Do đó, việc ghi mã tiến hành cách dịch liên tiếp bit từ phải qua trái (bảng 2.4)

Bảng 2.4Mã đếm vòng

Thập phân Mã đếm vòng

0 0000000001 0000000010 0000000100 0000001000 0000010000 0000100000 0001000000 0010000000 0100000000 1000000000 2.3.4 Mã ký tự

đặc biệt *, @, & Mã ký tự dùng byte = bit để biểu diễn ký tự Có hai mã ký tự phổ biến nay:

Mã ASCII (American Standard Code for Information Interchanger)

Mã trao đổi thông tin theo tiêu chuẩn Mỹ Sử dụng chủ yếu máy tính cá nhân (PC) hệ thống truyền tin

Mã ASCII mã nhị phân bit dùng để mã hoá ký tự xử lý văn (các chữ cái, chữ số, ký tự đặc biệt ) Số ký tự tối đa lên đến 27= 128 Bảng 1.4 bảng mã hoá ký tự mã ASCII Trong bảng có 95 ký tự, ứng với từ mã b7b6b5b4b3b2b1 từ 0100001đến 1111110 in hiển thị hinh máy tính Các từ mã cịn lại dùng dùng mã hố ký tự điều khiển q trình truyền thơng, khơng hiển thị lên hình Bit thứ thường bit kiểm tra chẵn lẻ trao đổi thông tin

Thí dụ

Từ mã Ký tự điều khiển Ý nghĩa lệnh điều khiển 0000111 0001001 0001011 0001010 0100000 1111111 BEL HT VT LF SP DEL Chuông

Lập bảng hàng ngang Lập bảng hàng dọc

Xuống dịng Giản cách

Xóa Bảng 2.5: Mã ASCII

b7b6b5

1 1 SI US / ? O _ o DEL

Thí dụ: Chữ A: 1001000, chữ a: 1101000

Mã EBCDIC (Extended Binary Code Decimal Interchanger Code)

Sử dụng máy tính lớn, phát triển hảng IBM Mã sử dụng bit để biểu thị thơng tin Nó có khả biểu thị ký tự nhiều mã ASCII khơng có kiểm tra chẵn lẻ

2.4 CÁC PHÉP TÍNH SỐ HỌC TRONG HỆ NHỊ PHÂN

Như ta biết hệ thống số làm việc mã hệ nhị phân Các nguyên tắc thực phép tính hệ nhị phân tương tự hệ thập phân

2.4.1 Phép cộng nhị phân

Đây phép tính làm sở cho phép tính khác Hai số nhị phân cộng với giống phép cộng thập phân

Muốn cộng hai số nhị phân, ta viết chúng chồng lên nhau, bit trọng lượng nằm cột Các số nhớ xem bit để cộng với bit cột có trọng lượng cao kế bên (từ phải sang trái) Ta có quy tắc cộng:

0 + = 0 + = 1 + =

1 + = nhớ cho vị trí +1 + = nhớ cho vị trí

Trường hợp ứng với trường hợp bit 1, lại cịn nhớ thêm vị trí đưa lên

Thí dụ: 10101 111001,01 + 10111 + 110110,11 101100 1110000,00 2.4.2 Phép trừ nhị phân

Ta có quy tắc sau: - =

1 - = 1 - =

0 - = nhớ cho vị trí phía

Đối với máy tính phép trừ hai số nhị phân A- B thực dạng cộng A+(-B) Như vậy, số nhị phân B phải mang dấu âm Để ghi dấu - hoăc + số nhị phân, máy tính dùng thêm bit gọi bit dấu, đặt vị trí cực trái số nhị phân với quy tắc :

1 : - : +

đối số

[1] 001100 = -52 [0] 110100 = +52

Để diễn tả số âm máy tính thường dùng phần bù cấp Với cách ta không dùng trị tuyệt đối mà dùng phần bù cấp

Bước 1: Lấy phần bù cấp cách đổi bit thành thành

Bước 2: Cộng vào phần bù cấp để có phần bù cấp

Thí dụ : Chuyển số 0110100 sang phần bù cấp 2: Phần bù cấp : 1001011

Phần bù cấp : 1001011 + = 1001100 Ta xét trường hợp cụ sau:

Cộng hai số dương: [0] 1001 (+9) + [0] 0100 (+4) [0] 1101 (+13)

Cộng số dương số âm có trị tuyệt đối bé : [0] 1001 (+9)

+ [1] 1100 (-4) [0] 0101 (+5)

Chú ý: Ta viết -4 dạng phần bù cấp

Cộng số dương số âm có trị tuyệt đối lớn [1] 0111 (-9)

+ [0] 0100 (+4) [1] 1011 (-5}

Vì bit dấu nên kết có dạng phần bù cấp Ta phải chuyển sang trị tuyệt đối Cộng hai số âm : [1] 0111 (-9)

[1] 1100 (-4) [1] 0011 (-13)

Như vậy, kết có bit dấu phần bù cấp hai trị tuyệt đối, ta phải chuyển sang trị tuyệt đối

Thí dụ: [1] 0011 (-13) ta tiến hành sau:

Đưa phần bù cấp hai phần bù cấp1: 0011 – = 0010 Chuyển trị tuyệt đối: 0010 → 1101 Trường hợp đặc biệt:

a/ Khi số dương bit hơn số âm:

bấy nhiêu số

Thí dụ: +45 + -70 -25

(+45)10 = (0) 101101 (70)10 = (1000110)2

Chuyển sang phần bù cấp hai: 0111010 Ta có: (-70)10 = (1) 0111010

Thực phép cộng ta được: (0) 0101101

+ (1) 0111010 (1) 1100111

Bit dấu 1, kết khơng phải trị tuyệt đối mà phần bù cấp hai Ta chuyển sang trị tuyệt đối:

1100111 -

1100110 trị tuyệt đối là: 0011001 b/ Khi số âm bit hơn số dương:

Khi số âm bit số dương ta thêm số vào bit thiếu, thiếu bit ta thêm nhiêu số

Thí dụ: -45 + +70 +25

(70)10= (1000110)2 (+70)10= (0) 1000110

(+45)10 = (0) 101101 Chuyển sang phần bù cấp hai: 010011 (-45)10 = (1) 010011

Thực phép cộng ta được: (0) 1000110

+ (1) 1010011 (0) 0011001 2.4.3 Phép nhân nhị phân

Ta có quy tắc sau : x = 0 x = x = x1 =

Thí dụ: 0 x 1 0 0 0 1 0 1

Vậy phép nhân nhị phân thực cách dịch cộng 2.4.4 Phép chia nhị phân

Cũng giống phép chia thập phân 1100011 10010 10010 101,1 0011011

10010 010010 10010 00000

Vậy phép chia nhị phân thực cách trừ liên tiếp 2.5 PHÉP CỘNG BCD

Phép công BCD phức tạp phép cộng nhị phân Do dùng bit để mã hóa nên xuất tổ hợp thừa Dùng bit nhị phân có 24 = 16 tổ hợp xuất hiện, Để mã hóa ta cần dùng 10 tổ hợp, thừa tổ hợp: 1010 (số 10), 1011 (số 11), 1100 (số 12), 1101 (số 13), 1110 (số 14) 1111 (số 15) Sự xuất tổ hợp thừa kết gây lỗi dư, làm kết sai

2.5.1: Cộng hai mã BCD có kết nhỏ 10:

Trường hợp tổ hợp thừa kêt quả, ta thực phép cộng nhị phân

2.5.2 Cộng hai mã BCD có kết lớn

Trường hợp có tổ hợp thừa kêt quả, ta phải thực việc sửa sai Việc sửa sai thực cách cộng thêm (0110) vào tổ hợp thừa Nơi có tổ hợp thừa xuất ta cộng vào để sửa sai

Thí dụ: 45 0100 0101 +77 +0111 0111 122 1011 110

Kết sai, ta sửa sai cách cộng (0110) vào tổ hợp thừa 0100 0101

+0111 0111 1011 1100 +0110 0110 0001 0010 0010 Kết

2.5.3 Phép cộng BCD có dấu

Mã BCD dùng bit làm dấu âm bit làm dấu dương Bit dấu đặt tận bên trái mã BCD

Số âm không biểu diễn trị tuyệt đối mà phần bù cấp 10 Muốn tìm phần bù cấp 10 ta tìm phần bù cấp sau cộng vào

Thí dụ: (57)10 = (0101 0111)BCD (+57)10 = (0) 0101 0111

Muốn tìm -57, ta đổi 57 thành phần bù cấp 10 số 9)

Vậy (-57)10

Thí dụ: +75 + -57 +18

57 chuyển sang phần bù cấp 10 43 Bài toán sau:

(0) 75 (0) 0111 0101 +(1) 43 +(1) 0100 0011

(1) 1011 1000 Sửa sai: + 0110 0000 (0) 0001 1000

Bước 1: Chuyển 57 sang phần bù cấp 9: 42 (phần bù cấp số tổng

Trường hợp đặc biệt:

a/ Khi số dương cột hơn số âm:

Khi số dương cột số âm ta thêm số vào cột thiếu, thiếu cột ta thêm nhiêu số

Thí dụ: + 45 + -270 -225 Bài toán trở thành:

+(1) 730 +(1) 0111 0011 0000 (1) 0111 0111 0101

Kết số âm nên trị tuyệt đối mà phần bù cấp 10 Ta chuyển sang trị tuyệt đối

(1) 0111 0111 0101 = -775 chuyển sang trị tuyệt đối ta được: -775 có trị tuyệt đối: 225

b/ Khi số âm cột hơn số dương:

Khi số âm cột số dương ta thêm số vào cột thiếu, thiếu cột ta thêm nhiêu số

Thí dụ: - 45 + +270 +225 Bài toán trở thành:

(1)955 (1) 1001 0101 0101 +(0) 270 +(0) 0010 0111 0000 (1) 1011 1100 0101 + 0110 0110 0000 (0)0010 0010 0101

2.6 CÁC HÀM ĐẠI SỐ LOGIC 2.6.1 Định nghĩa đại số Logic :

Theo lý thuyết tập hợp, ta coi đại số logic tập hợp S đối tượng A,B,C… xác định hai phép tốn cộng nhân logic

Nó có tính chất sau:

Đối với phần tử A,B,C S

1/ S chứa A + B A x B (Tính đóng kín) 2/ A + B = B + A

3/ A + (B + C) = (A + B) + C

A x (B x C) = (A x B) x C (luật kết hợp) 4/ A x (B + C) = A x B + A x C

5/ S chứa phần tử cho với A thuộc S : A + = A ; A x = ; A x = A ; A + =

6/ Với phần tử A, S chứa phần tử A (gọi phần bù A viết A 1-A ) cho :

A + A = ; A x A = B

A B A _+ =

B A

A.B _ = + (luật De Morgan) B

A B A

A+ = +

Bảng 2.5: Các định lý đại số Boole

Số TT Định lý Số TT Định lý

1 A + = A 12 A (A + B) = A

2 A = A 13 A+AB=A +B

3 A + = 14 A (A+ B) = AB

4 A = 15 AB + AB = A

5 A + A = A 16 (A+B)(A+B)=A

6 A A = A 17 AB+AC=(A+C)(A+B) A + A= 18 (A+B)(A+C)=AC+AB A A = 19 AB+AC+BC=AB+AC A (B + C) = AB + AC 20 (A+B)(A+C)(B+C)=(A+B)(A+C) 10 A + BC = (A + B)( A +C) 21 A.B.C _ A B C .

+ + + =

11 A + AB = A 22 C B

A+ + + =A.B.C 2.6.2 Các toán tử Logic

Các biến số Bool xử lý tốn tử logic: KHÔNG (NO), VÀ (AND), HOẶC (OR), KHÔNG HOẶC (NOR), KHƠNG VÀ (NAND) Ba tốn tử NO, AND, OR làm thành hệ thống logic hồn chỉnh cịn toán tử NOR, NAND hàm phụ thuộc

a/Tốn tử KHƠNG NO (phủđịnh) Nếu A = không A = A = Nếu A = khơng A = A =

b/Tốn tử VÀ

Cịn gọi tốn tử giao: A VÀ B VÀ C = ABC = Nếu A =B = C =1 cịn trường hợp khác Tốn tử VÀ viết theo ký hiệu sau: AB, A.B A ∩ B

c/Toán tử HOẶC OR

Cịn gọi tốn tử hội: A HOẶC B HOẶC C = A+B+C = A U B U C = A = B = C = 0, trường hợp khác

c/Tốn tử KHƠNG HOẶC NOR, KHƠNG VÀ NAND, phủ định toán tử Các toán tử ký hiệu sau :

NO AND OR NAND NOR 2.6.3 Giãn đồ Venn

Để biểu diễn cách trực quan phép toán Đại số logic ta dùng giãn đồ Venn theo nguyên tắc sau:

Tập hợp trạng thái mệnh đề X biểu diễn hình học

Ta quy định biểu diễn mặt phẳng, tập hợp mà mệnh đề X (ứng với trạng thái 1) diện tích nằm vịng trịn Cịn ngồi vòng tròn diễn tả trạng thái X=0, nghĩa mệnh đề X sai

Nếu xét mệnh đề X Y miền nghiệm có phần chung, vịng trịn diễn tả tập hợp X Y chia mặt phẳng làm vùng tập hơp tương ứng với nghiệm mệnh đề Trong vùng (1) vùng chung “ X đúng” “Y đúng”

Từ ta thấy:

-Tốn tử tốn tử giao, vùng (1) “X Y đúng”

-Toán tử toán tử hợp, vùng (1), (2), (3), (4) “vùng X Y đúng”

2.6.4 Phương pháp biểu diễn hàm logic a/Khái niệm về Maxterm minterm Ta có hàm logic biến sau:

Ta thấy số hạng tích số vế phải có chứa biến hàm dạng trực tiếp (thí dụ A) dạng bù (thí dụ A) gọi tích tổng Mỗi tổng ngoặc gọi maxterm.Trong maxterm biến xuất lần (dưới dạng bù dạng chuẩn)

Ta ký hiệu maxterm chữ M kèm theo số Một hàm logic k biến có 2kmaxterm

Thí dụ: Hàm hai biến F(A,B) có maxterm :

M0 = A+B M1 = A+B M2 = A+B M3 = A+B

Tương tự trên, ta có khái niệm minterm thay phép nhân logic vào vị trí phép cộng logic maxterm

F(A,B,C) = ABC+ABC+ABC

Một hàm biến có miterm sau:

m0 = AB m1 = AB m2 = AB m3 = A B Các minterm ký hiệu chữ m với số

b/Biểu diễn hàm logic bằng hình học - bảng Karnaugh

Khi hàm logic có số lượng biến tương đối bé (k < 6) người ta thường biểu diễn chúng dạng bảng gọi bảng Karnaugh (còn gọi ma trận Karnaugh) Thực chất bảng Karnaugh cách viết cải tiến bảng trạng thái

Theo phương pháp này, hàm logic có k biến biểu diễn bảng gồm có 2k vng Mỗi ô vuông ứng với minterm hàm cần biểu diễn

Muốn biểu diễn hàm bảng Karnaugh ta tiến hành sau:

Bước 1: Lập bảng Karnaugh tương ứng với số biến hàm ô vuông

chưa ghi giá trị

Bước 2: Trong ô vuông cúa bảng Karnaugh, ứng với giá trị biến mà

hàm có giá trị vng biểu diễn minterm tươug ứng ghi 1, ngược lại ta để trống Chú ý: thứ tự hàng cột theo mã Gray

Thí dụ 1: Hàm biến F = AB+AB

Thí dụ 3: Hàm biến F=ABCD+ABCD+ABCD+A BCD

Trong bảng Karnaugh ô kế cận khác biến mà ô đầu dòng cuối dòng, đầu cột cuối cột khác biến Các gọi kế cận Tính chất gọi tính chất tuần hồn bảng Karnaugh Áp dụng nhiều việc tối thiểu hóa hàm trạng thái

2.6.5 Tối thiểu hóa hàm trạng thái

Trong thực tế ta cần phải làm đó, để thực dễ dàng sơ đồ mạch điện dùng phần tử logic Một mạch điện dùng phần tử dễ thực Vì vậy, ta cần tối thiểu hóa phần tử tạo thành mạch cách tối thiểu hóa hàm trạng thái

Ta xét vài phương pháp thông dụng tương đối đơn giản:

a/Dùng tính chất của đại số logic để biến đổi trực tiếp dạng giải tích của hàm

Khi số biến người ta thường dùng phương pháp biến đổi trực tiếp dạng giải tích hàm, cách dùng tính chất giải tích đại số Bool:

Thí dụ: Cho hàm logic biến : F(A,B,C,D)=AB+C+ACD+BCD Hãy: 1/Vẽ mạch logic thực hàm

2/Tối thiểu hóa hàm trạng thái

3/Vẽ lại mạch logic sau tối thiểu hóa hàm trạng thái

Hình 2.1: Mạch logic chưa tối thiểu 2/Tối thiểu hóa hàm trạng thái

Dùng phương pháp biến đổi trực tiếp ta tối thiểu hóa hàm F sau: D C B D C A C B A D) C, B,

F(A, = + + +

Ta có : ACD+BCD=C(AD+BD) Hàm F(A,B,C,D) viết lại:

F(A,B,C,D)=A B+C+C(AD+BD) Mà: A+AB=A +B

Nên: C+C( AD+BD)=C+( AD+BD)

B) A D( C B A BD) D A ( C B A D) C, B,

F(A, = + + + = + + +

Theo định luật De Morgan : A+B=A _B

D ) B A ( ) B (A C ) B A D( C B A D) C, B,

F(A, = + + = + +

p dụng tính chất: A+AB=A +B ta có : D B A C D) C, B,

F(A, = + +

3/Vẽ lại mạch logic sau tối thiểu hóa Từ hàm rút gọn ta vẽ lại sơ đồ : (Hình 2.2)

Hình 2.2: Mạch logic sau tối thiểu b/ Phương pháp ma trận Karnaugh:

Ta tối thiểu hóa hàm logic biểu diễn bảng Karnaugh theo bước sau:

ta ghi minterm vào

Bước 2: Xác định ô kết hợp với ô khác môt cách Khoanh trịn tổ hợp hai lại với

Bước 3: Xác định kết hợp với ba ô khác cách Nếu tất ô kết hợp khơng bao trùm hết nhóm ta khoanh trịn nhóm lại Các gộp lại để tạo thành nhóm theo nhiều cách tạm thời bỏ qua

Bước 4: Thực với nhóm

Bước 5: Các chưa khoanh kết hợp với kết hợp với ô khoanh cách tùy ý Ta kết hợp cho số nhóm

Ta ý:

- Cùng số tham gia nhiều nhóm (ơ kết hợp kết hợp lại) - Số nhóm lớn, kết thu tối giản

Thí dụ: Cho hàm biến: F(A,B,C,D) = Σm (0,1,3,5,6,9,11,12,13,15) Hãy cực tiểu hóa bảng Karnaugh

Tiến hành bước :

* Ơ m6 khơng thể kết hợp với ô khác, ta khoanh vùng ô lại Đây ô tối giản có kết (Hình 2.3a)

* Các m0 m12chỉ kết hợp với khác, ta khoanh tổ hợp lại tạo thành nhóm (Hình 2.3b) Các khác kết hợp để trở thành nhóm theo nhiều cách khác tạm thời ta chưa đề cập đến

*Các m3,m5,và m15 tham gia vào nhóm theo cách nhất, ngồi ta thấy nhóm kết hợp khơng bao trùm hết nhóm nên ta khoanh vịng nhóm lại (Hình 2.3c)

* Sau khoanh vùng (Hình 2.3d) Ta có kết : D A D B D C C B A C B A D C B A D) C, B,

F(A, = + + + + +

Hình 2.3b: Một kết hợp với khác thành

Hình 2.3c: Một ô kết hợp với ô khác thành ô

CHƯƠNG 3 CÁC CỔNG LOGIC

3.1.KHÁI NIỆM CHUNG

Các đại lượng nhị phân thực tế đại lượng Vật lý khác (dòng điện, điện áp,áp suất ) Các đại lượng thể hai trạng thái có ‘1’ khơng ’0’

Các cổng logic phần tử đóng vai trị chủ yếu để thực chức logic đơn giản sơ đồ logic nhằm thực hàm logic Quan hệ logic có ba loại: AND, OR, NOT

Cổng logic gồm phần tử có nhiều đầu vào có đầu Đầu tổ hợp đầu vào

Từ cổng logic ta kết hợp lại để tạo nhiều mạch logic thực hàm logic phức tạp

3.2 CÁC CỔNG LOGIC CƠ SỞ:

3.2.1 Cổng HOẶC (OR)

Cổng HOẶC có nhiều lối vào có lối Lối mức có lối vào mức (Lối có tín hiệu lối vào có tín hiệu ).Ta có bảng chân lý sau:

Ta viết Y = A + B nói cổng HOẶC thực phép cộng logic

Ta xem cổng HOẶC mạch điện mắc song song (Hình 3.1)

Hình 3.1: Cổng dùng chuyển mạch khí

Trong mạch điện hình 3.1, ta thấy cần chuyển mạch A, B C đóng, đèn sáng

Cổng logic OR thực quan hệ: kiện xảy cần điều kiện định kiện đáp ứng

3.2.2.Cổng VÀ (AND)

Cổng VÀ có nhiều lối vào có lối Lối mức tất lối vào mức (Lối có tín hiệu tất lối vào có tín hiệu)

Ta viết Y = AB nói cổng VÀ thực phép nhân logic

Ta xem cổng AND mạch điện mắc nối tiếp (Hình 3.2)

Hình 3.2: Cổng AND dùng chuyển mạch khí

Trong mạch điện hình 3.2 ta thấy tất chuyển mạch A, B, C đóng, đèn sáng

Cổng logic AND thực quan hệ: kiện xảy tất điều kiện định kiện đáp ứng

3.2.3.Cổng KHƠNG (NO)

Cịn gọi cổng đảo Cổng có lối vào lối Cổng KHÔNG thực phép phủ định logic Cổng KHƠNG cịn gọi cổng chặn

Vào Ra A B Y 0

3.3 CÁC CỔNG LOGIC GHÉP

3.3.1.Cổng KHÔNG VÀ (NAND)

Cổng KHÔNG VÀ cổng VÀ bị phủ định :

3.3.2.Cổng KHÔNG HOẶC ( NOR )

Cổng KHÔNG HOẶC cổng HOẶC bị phủ định

3.4 CỔNG KHÁC DẤU

3.4.1 Cổng HOẶC loại trừ ( Exclusive OR )

Cổng loại trừ gọi cổng cộng modul cộng không nhớ, gọi tắt EXOR Có biểu thức logic Y=AB+AB A⊕B

Ta có sơ đồ mạch nhưhình 3.3:

Hình 3.3: Sơđồ logic Y=AB+AB Bảng trạng thái Y=AB+AB

Vào Ra A B Y 1 1

So sánh với cổng logic OR, ta thấy trạng thái đầu cổng logic OR khác trạng thái thứ tư, ta gọi cổng logic KHÔNG đồng trị HOẶC loại trừ (Exclusive OR), có ký hiệu hình 3.4

Hình 3.4: Ký hiệu cổng XOR

Đầu cổng XOR hai đầu vào khác trạng thái trạng thái Nếu nhiều đầu vào đầu số bit đầu vào số lẻ số bit đầu vào số chẵn

3.4.2 Cổng KHÔNG HOẶC loại trừ (Exclusive NOR )

Một cổng logic khác thường sử dụng cổng Exclusive NOR (XNOR) gọi cổng đồng dấu

Có biểu thức logic AB+AB A ⊕B

Mạch logic để thực hàm logic (Hình 3.5)

Hình 3.5: Sơđồ logic AB+AB Bảng trạng thái mạch :

A B A B AB AB AB+AB 0 0 1 1

Ta thấy bảng trạng thái đảo bảng trạng thái XOR, nên gọi XOR đảo XNOR Cổng XNOR có ký hiệu hình 3.6

Hình 3.6: Ký hiệu cổng XNOR

Đầu cổng XNOR hai đầu vào trạng thái khác trạng thái Nếu nhiều đầu vào đầu số bit đầu vào số lẻ số bit đầu vào số chẵn Thí dụ: bảng trạng thái cổng XNOR đầu vào:

A B C Y 0 0 0 0 1 1 0 1 1 1 1

Ta thường dùng cổng XOR XNOR so sánh, cộng…

Trong cổng trên, hai cổng NAND NOR dùng linh hoạt Từ hai cổng này, ta tạo cổng logic NO, AND, OR

Hình 3.7: Tạo cổng logic từ cổng NAND b/ Dùng cổng NOR (Hình 3.8)

Hình 3.8: Tạo cổng logic từ cổng NOR 3.5 CỔNG LOGIC TRẠNG THÁI TS (THREE STATE)

Cổng logic ba trạng thái cổng logic mà đầu có thêm trạng thái thứ ba gọi trạng thái treo hai trạng thái Đầu Y nằm ba trạng thái sau:

là trạng thái tổng trở cao Lúc đầu Y tách khỏi hệ thống Hình 3.9 mơ tả mạch logic trạng thái:

Hình 3.9: Mơ tả mạch logic trạng thái

Khi K1 đóng đầu có trạng thái 0, Khi K1, K2 đóng, đầu có trạng thái Khi K1, K2 tắt, mạch trạng thái thứ tổng trở cao Đầu Y tách khỏi mạch (dù thực tế nơi với mạch CS (Chip Select) dùng để chọn chip CS điều khiển mạch trạng thái thứ ba Khi CS = (hoặc hai khóa mở, độc lập với tín hiệu vào A, B

Cổng logic trạng thái sử dụng ta cần ghép kênh tín hiệu cần truyền luân lưu dây dẫn AB (AB cịn gọi bus)

Hình 3.10a: Trạng thái treo mức thấp Hình 3.10b: Trạng thái treo mức cao Ưu điểm bật vi mạch logic ba trạng thái ta nối đầu vi mạch lên kênh truyền chung Điều làm đơn giản nhiều cho việc tạo lập kênh truyền số liệu hệ thống logic Hình 3.11 cho ta ví dụ việc nối vi mạch logic kênh truyền

Hình 3.11: Nối vi mạch logic với kênh truyền chung

cổng trạng thái công tác Nếu không xảy trường hợp lúc có đến hai đầu cổng thơng với bus, hai cổng có đầu khác trạng thái muác cao, mức thấp đưa đến hỏng cổng

3.6 CÁC MẠCH LOGIC CƠ BẢN

Trong kỹ thuật, cổng logic thực vật chất Trước có kỹ thuật điện tử cổng logic đươc thực mạch điện với relay điện từ, phương tiện khí.Tiếp theo mạch linh kiện điện tử Nhiều chức logic phức tạp thực theo nhiều dạng khác nhau, dạng gọi họ logic Mỗi họ có tính chất, vậy, chức logic tham số cổng hoàn toàn khác Ta có họ logic sau :

3.6.1 Họ DDL (Diode Diode Logic)

Cổng Logic họ hình thành từ diode

Ta có sơ đồ nguyên lý cổng AND (Hình 3.12) cổng OR (Hình 3.13) dùng diode sau:

Hình 3.12 : Sơđồ nguyên lý cổng AND Hình 3.13: Sơđồ nguyên lý cổng OR

Khi A, B C mức thấp, diode phân cực thuận nên thơng, có dòng điện chạy qua điện trở tải R, dòng điện gây sụt áp điện trở R Điện áp đầu Y=

Khi có đầu vào trạng thái cao, diode tương ứng bị phân cực ngược nên tắt diode trạng thái thông nên ngõ mức

Khi ba đầu vào mức cao, ba diode bị phân cực ngược nên tắt, khơng có dịng điện chạy qua diode khơng gây sụt áp điện trở R Điện áp ngõ mức cao Y = Phân tích tương tự cho mạch OR

Họ DDL có ưu điểm đơn giản, dễ chế tạo cổng logic nhiều đầu vào, tần số công tác cao, nhược điểm hệ số ghép tải nhỏ, chống nhiễu

3.6.2 Họ Logic DTL (Diode Transistor Logic)

Hình 3.14: Sơ đồ nguyên lý mạch logic NAND họ DTL

Khi lối vào mức Cả diode dẫn phân cực thuận Điện điểm P thấp D4 tắt phân cực nghịch Transistor Q không định thiên nên tắt Dòng cực thu Ic=0 Điện áp lối mức cao Đầu trạng thái

Khi lối vào mức Diode tương ứng dẫn Phân tích tương tự điện áp lối mức Khi tất lối vào mức Cả diode tắt phân cực nghịch, Điện điểm P xấp xỉ điện áp nguồn D4 phân cực thuận nên thông Transistor Q định thiên, dòng Ib đủ lớn làm cho Q bão hòa Ic= Icmax Uc= Điện áp lối mức thấp, nghĩa ứng với trạng thái

Để tăng khả chịu tải cho lối ra, giảm thời gian cắt dòng (tăng tốc độ tác động), người ta thay D4 transistor (Hình 3.15)

R1 điện trở định thiên cho Transistor Q1 mắc theo kiểu C chung (mạch lập lại cực phát) Khi tất đầu vào trạng thái thấp (mức 0) diode đầu vào thông Điện áp cực B Q1 thấp, Q1 khơng định thiên nên dịng cực thu = 0.đầu Y trạng thái cao Y=1

Hình 3.15: Sơđồ nguyên lý mạch logic NAND họ DTL có tăng khả chịu tải

Khi tất lối vào mức cao (mức 1), diode phân cực nghịch Dòng điện chạy từ nguồn cung cấp qua R1 định thiên cho Q1 làm cho Q thơng bão hịa đầu mức

3.6.3 Họ logic RTL (Resistor Transistor Logic) a/ Cổng logic NO họ RTL:

Hình 3.16 Sơđồ nguyên lý cổng NO họ RTL Khi đầu vào (cực B) Tranistor khơng hoạt động, dịng Ic = Từ cơng thức Uc = Ucc - RcIc ta có : Uc = Ucc Đầu mức cao (1)

Khi đầu vào Tranistor hoạt động, dòng Ic = Icmax UC = Đầu mức thấp (0) b/ Cổng logic NOR họ RTL:

Cổng NOR họ RTL có sơ đồ ngun lý hình 3.17

Nếu tất lối vào mức Transistor định thiên Dòng Ib đủ lớn làm cho Q bão hòa Ic=Icmax, Uc= Điện áp lối mức thấp Lối Y trạng thái

Nếu tất lối vào mức T1 không định thiên Dịng Ib= 0, T khơng hoạt động Ic= điện áp Uc= Ucc Lối Y trạng thái

Hình 3.17: Sơ đồ nguyên lý cổng logic NOR họ RTL 3.6.4 Cổng logic họTTL (Transistor Transistor Logic)

Hình 3.18: Sơ đồ nguyên lý mạch logic NAND họ RTL

Q1 loại Transistor có nhiều cực phát (có lối vào có nhiêu cực phát ), cực B Q1 định thiên R1, lối cực C nối trực tiếp vào cực B Q2.Q2 có tải vừa cực thu vừa cực phát, cực C Q2 nối trực tiếp vào cực B Q3, cực E Q2 nối trực tiếp vào cực B Q4 Như vậy, Q2 định thiên cho Q3 Q4 hoạt động Q4 transistor ngõ Tín hiêụ lấy cực thu Q4 Transistor Q3 transistor đệm, có mục đích thay điện trở tải Rc Q4

Khi tất lối vào trạng thái 0, Q1 thông Điện áp cực C Q1 thấp,Q2 khơng định thiên, dịng cực thu Ic Uc2 = Ucc , Q3 định thiên nên thông Điện áp cực E Q2 thấp nên Q4 không định thiên Q4 tắt Ic4 = Điện áp lối điện áp cung cấp trừ sụt áp R3và điện trở Rce tiếp giáp EC Q3 Rce bé Q3 hoạt động chế độ bão hịa.Vì vậy, ngõ Y trạng thái

Khi tất lối vào trạng thái 1.Tiếp giáp EB Q1 phân cực ngược tiếp giáp BC phân cực thuận Q1 làm việc chế độ nghịch đảo Điện áp nguồn theo Rbc cung cấp thiên áp cho Q2 Dòng Ib đủ lớn làm cho Q2 bão hịa làm thơng Q4 Dịng Ic4 cực đại Uc4= Lối Y trạng thái Lúc Q3 tắt Q3 khơng cung cấp thiên áp

3.6.5 Cổng logic họ ECL ( Emitter Coupled Logic )

Tất phương pháp chế tạo ( RTL , DTL , TTL ) có nhược điểm chung tốc độ tác động không nhanh Nhược điểm xuất phát từ chổ Transistor điều khiển đến chế độ bão hòa nên làm tăng thời gian chậm trể Để khắc phục nhược điểm này, người ta dùng phương pháp chế tạo khác công nghệ ECL

Hình 3.19: Sơđồ nguyên lý mạch logic NOR OR họ ECL

Khi tất lối vào trạng thái 0, tất Transistor Q 1, Q 2, Q tắt, điện áp cực thu xấp xỉ Vcc Các transistor có cực C nối với lối qua tầng lập lại cực phát (Q 6) nên lối Y1 trạng thái Các cực E Q 1, Q 2, Q nối chung với cực E Q 4, lối vào trạng thái điện áp cực E Q mức thấp, Q thông Điện áp cực thu Q xấp xỉ không Cực C Q qua tầng lập lại cực phát (Q 5) nên lối Y2 trạng thái

Nếu tất lối vào trạng thái, transistor tương ứng thông Điện áp cực thu chúng xấp xỉ Qua tầng lập lại cực phát (Q 6) nên lối Y1 trạng thái Tương tự, lối Y2 trạng thái

Trong họ logic trên, họ logic TTL sử dụng nhiều có nhiều ưu điểm: tốc độ đóng mở cao, điện áp đủ lớn, khả chống nhiễu lớn

Họ ECL có ưu điểm TTL tiêu thụ công suất lớn, mức điện áp thay đổi theo nhiệt độ ECL dùng nhiều SSI MSI có tốc độ cao siêu cao

3.7 CỔNG LOGIC CÓ ĐẦU RA TRẠNG THÁI TS (THREE STATE):

Hình 3.20 sơ đồ nguyên lý cổng NAND ba trạng thái

Đầu Y cổng NAND ba trạng thái có trạng thái: cao, thấp, treo (trạng thái có trở kháng cao)

Phần bên phải đường đứt nét sơ đồ cổng NAND có hai ngõ vào A B Phần bên trái cổng NAND có ngõ vào, ngõ vào điều khiển C (ngõ vào điều khiển mức logic ngõ ra)

Hình 3.20: Sơđồ nguyên lý cổng NAND trạng thái

Khi đầu vào điều khiển C mức thấp (0), Q đưa tín hiệu mức cao (1) cho Q Mạch NAND bên phải với hai đầu vào A B thực quan hệ logic NAND bình thường

Khi đầu vào điều khiển C mức cao (1), Q đưa tín hiệu mức thấp (0) cho NAND bên phải, làm cho Q Q Q 10 ngắt, làm cho đầu Y có trở kháng cao (trạng thái treo)

3.8.CÁC KHỐI CỔNG LOGIC THÔNG DỤNG

Các mạch logic OR, AND, NO, NAND, NOR gọi chung cổng logic.Trong hệ thống số, cổng sử dụng lập lập lại nhiều lần, người ta sản xuất mạch tích hợp logic chứa nhiều cổng, mà theo thói quen ta hay gọi vi mạch logic Đó vi mạch chứa số cổng logic vỏ

Thông dụng loại 14 chân chia làm hàng Các vi mạch họ TTL giới thiệu họ 7400 và74LS00, loại CMOS thuộc họ 4000 Dùng phổ biến loại SN7410 Mỹ sản xuất gồm cổng NAND, cổng có lối vào, lối tổng cộng có 12 chân, hai chân lại dùng cho nguồn cung cấp Muốn biết thêm chi tiết vi mạch Logic, ta tham khảo sách số liệu (data book) sổ tay hướng dẫn (handbook)

3.8.1: Vi mạch logic loại TTL/LS:

Các hình sau cho ta cấu trúc bên vài vi mạch logic họ TTL/LS a/ 7400/74LS00 (Hình 3.21)

Hình 3.21: Cấu trúc bên vi mạch logic 7400/ 74LS00 b/ 7408/74LS08 (Hình 3.22)

Chứa bốn cổng AND Không thông dụng Nguồn cung cấp Ucc = +5V

Hình 3.22: Cấu trúc bên vi mạch logic 7400/ 74LS00 3.8.2: Vi mạch logic loại CMOS:

a/ 4011: Chứa cổng NAND Được sử dụng rộng rãi thiết kế mạch số Chức tương tự 7400/74SL00 Nguồn cung cấp Ucc = +3V ÷ 15V Các chân khơng sử dụng cần phải nối vào chân (ground) 14 (Ucc) (Hình 3.23)

Hình 3.23: Cấu trúc bên vi mạch logic 4011

b/ 4049: Chứa cổng NO Ngoài ứng dụng đảo tín hiệu logic phối ghép CMOS - TTL, thường dùng dao động phát xung Nguồn cung cấp Ucc = +3V ÷ 15V (Hình 3.23)

CHƯƠNG IV TRIGGER 4.1 KHÁI NIỆM CHUNG:

4.1.1.Mô tả Trigger hoạt động

Quá trình gia cơng xử lý số liệu hệ thống số đòi hỏi ta phải nhớ tạm thời nhớ lâu dài thơng tin Trigger hay cịn gọi mạch lật (Flip-Flop) phần tử nhớ thông tin

Trigger phần tử logic có trạng thái ổn định xem ôtômat lý thuyết ơtơmat sở trigger ta tổng hợp nhiều loại ôtômat khác

Trigger phần tử có nhiều đầu vào hai đầu Hai đầu có tính liên hợp nghĩa đầu đảo đầu ngươc lại Ta thường ký hiệu Q Q, Q Qchỉ có hai trạng thái hay thấp (B) cao (H)

Các đầu vào điều khiển trạng thái logic Q hai đầu gọi tên tùy theo loại Trigger Trạng thái đầu phụ thuộc đầu vào mà phụ thuộc vào trạng thái khứ Nghĩa điều kiện logic đầu vào, đầu chuyển trạng thái khơng tùy theo trước có kích thích trạng thái

Về thông tin, Trigger làm nhiệm vụ nhớ thông tin không làm biến đổi thông tin Mỗi trigger nhớ bit thông tin Trạng thái trigger xác định đầu thường ý đầu Q

Trigger gọi mạch lật Flip Flop 4.1.2.Hoạt động Trigger

Trigger có ký hiệu tổng qt hình 4.1

Hình 4.1: Ký hiệu Trigger

Về cấu tạo chi tiết loại Trigger khác nhau, Trigger coi gồm hai phần chính:

* Phần Trigger * Phần điều khiển

Lối vào Lối vào phụ

Lối vào

Q

a/Phần cơ bản của Trigger

Phần Trigger gồm hai mạch điện tử giống Mỗi mạch có nhiều đầu vào đầu (Hình 4.2) với quan hệ mức độ điện đầu vào đầu hình 4.3

Hình 4.2: Phần Trigger Hình 4.3: Quan hệđiện áp đầu vào đầu

Mỗi mạch có đặt tính hàm NOT (hay hiệu ứng hàm NOT không thiết phải mạch NOT) Nó nối với theo kiểu: đầu đấu vào đầu vào ngược lại, việc nối tạo thành vòng hồi tiếp

Giả sử đầu mạch trạng thái cao (Q =1), đầu vào mạch trạng thái cao, đầu mạch phải trạng thái thấp (Q = 0) Trạng thái thỏa mãn cách xác trạng thái đầu vào mạch trạng thái thấp Cả hai đầu vào thỏa mãn, mạch trạng thái ổn định (hay gọi trạng thái bền vững) Tương tự ta thấy trạng thái Q = (đầu mạch trạng thái thấp) trạng thái ổn định với Q =

Tóm lại, Trigger có hai trạng thái ổn định Nếu ta khơng có thay đổi mạch trạng thái ổn định giữ Thực tế việc lợi ta khơng biết trước cung cấp nguồn mạch trạng thái (Q = hay Q = 1)

Để chủ động, ta cần kiểm soát trạng thái mạch làm mạch thay đổi theo ý muốn, muốn cần phải có thêm phần điều khiển

b/ Phần điều khiển

Phần điều khiển Trigger có hai loại chính: Điều khiển trực tiếp điều khiển đồng (Hình 4.4) Các đầu vào điều khiển trực tiếp thường đưa vào trực tiếp hai mạch thành phần Trigger, chúng dùng để xác định trực tiếp trạng thái Q buộc Q phải hai trạng thái Khi đầu vào điều khiển trực tiếp hoạt động Q khơng tn theo trạng thái đầu vào đồng Các đầu vào thường dùng để xác định trước trạng thái Q

Các đầu vào đồng điều khiển Trigger qua trung gian mạch điều khiển đồng bộ, kiểm soát xung nhịp đưa vào theo đầu vào riêng Các đầu Q Qchịu điều khiển trạng thái logic đầu vào có xung nhịp (vì mà có tên đồng bộ)

U cao Vào

Vào

Ra Q

Ra Q

Hình 4.4:Sơ đồ khối Trigger

Khi khơng có xung nhịp, đầu vào thay đổi trạng thái mà không ảnh hưởng đến Q Q Các đầu vào điều khiển đồng thường có tên khác tên Trigger Mạch điều khiển đồng nhận tín hiệu từ Q Q đưa trở

4.1.3.Phân loại trigger

Trigger thường phân loại theo đặc tính đầu vào Những đặc tính ghi bảng chân lý, hay bảng mức độ điện (thấp - cao), cho thấy trạng thái khác Q theo trạng thái đầu vào

Ta có loại Trigger hình 4.5

Hình 4.5: Phân loại Triger

Dựa vào phương thức hoạt động: Trigger chia làm hai loại đồng không đồng

Dựa vào chức năng: Trigger phân thành RSFF, JKFF, TFF, DFF Các loại hoạt động đồng lại chia thành loại chủ tớ (Master - Slave)

Đầu vào điều khiển trực tiếp Đầu vào điều khiển

đồng

Đầu vào xung nhịp

Đầu vào điều khiển trực tiếp Mạch

điều khiển đồng

Q

Có nhiều loại trigger khác nhau, giáo trình ta đề cập đến số trigger thông dụng

4.3 TRIGGER RS (RSFF SET - RESET FLIP FLOP ) 4.3.1 RSFF điều khiển trực tiếp:

a/ Ký hiệu

Hình 4.6: Ký hiệu RSFF điều khiển trực tiếp

Trigger RS loại ôtômat có hai trạng thái, Có hai đầu vào mở (set) đóng (reset), hai đâù bù trừ cho Q Q Ngồi SRFF có đầu vào đồng C (đầu vào chuẩn hóa theo thời gian) để đồng hoat động đầu vào đầu đồng toàn hệ thống RSFF có ký hiệu hình 4.6

b/ Sơđồ logic:

RSFF cấu tạo gồm hai cổng NAND (hình 4.7), NOR, lối cổng thứ nối vào lối vào cổng thứ hai ngươc lại Hai lối vào cịn lại hai cổng để trống

Hình 4.7: Sơ đồ logic RSFF

Trong họ TTL để lơ lửng lối vào lối vào đương nhiên mức Muốn cho lối vào mức ta nối với đất

Giả sử ta nối S với đất, ta có:

* Cổng N1 có lối vào mức (đâù vào S), lối Ta có Q = * Cổng N2 có hai lối vào mức lối mức Ta có Q = Ta có : Q = , Q = (4.1)

Tương tư, R nối đất Q = , Q= (4.2)

Các trạng thái (4.1) (4.2) giữ ngun dù ta khơng cịn nối đất S R (nghĩa xung tạo nên trạng thái trạng thái trì ổn định sau xung hết đặc tính nhớ)

4.3.2 RSFF điều khiển đồng bộ:

RSFF có khuyết điểm điều khiển trực tiếp Khi muốn cho trạng thái trigger thay đổi đồng với xung nhịp, ta dùng loại RSFF điều khiển đồng

a/ Ký hiệu

RSFF điều khiển đồng có ký hiệu hình 4.8 CK nơi nhận xung đồng bộ, chuỗi xung vng, nên cịn gọi xung đồng hồ (clock pulse), dùng để đồng hoạt động Trigger

Hình 4.8: Ký hiệu RSFF đồng bộ. b/ Sơđồ logic:

Để điều khiển đồng bộ, ta đưa thêm hai cổng N3 N4 Xung nhịp CK đưa đồng thời vào N3và N4 (Hình 4.9)

Hình 4.9: Sơđồ logic RSFF điều khiển xung nhịp Ck

Từ sơ đồ nguyên lý từ tính chất cổng NAND ta có: Khi xung nhịp Ck = (khơng có xung nhịp đến):

Lối N3 N4 luôn mức 1, R,S có giá trị Nếu Q = giữ nguyên

Nếu Q = giữ ngun

Khi xung nhịp Ck = ( có xung nhịp đến ):

S = 0, R = 0: Các lối N3 N4 Lý luận tương tự ta thấy trạng thái triger không đổi Nghĩa là:

Qn = Qn+1 Khi S = R =

S = 0, R = 1: Lối N3 lối N4 lối N1 (Q = 0) lối N2 (Q= 1) RSFF chuyển đến trạng thái tắt

Nghĩa là: Q = Q = Khi S = , R =1

S = 1, R = 0: Lối N3 0, lối N4 lối N1 (Q =1) lối N2 (Q= 0) RSFF chuyển đến trạng thái mở

Nghĩa là: Q = Q = Khi S =1 , R =

S =1, R =1: Lối N3 0, lối N4 lối N1 (Q =1) lối N2 (Q=1) Điều không phù hợp mặt logic hai lối Q Q phải ngược trạng thái Tùy theo lối vào tăng từ lên nhanh tùy theo tính chất khơng đối xứng mạch mà ta có hai trạng thái sau:

Hoặc Q = , Q= Hoặc Q = , Q=

Nghĩa S = R = RSFF dẩn đến trạng thái không rõ ràng, cần phải tránh Cặp SR = (11) bị cấm, không sử dụng

Ta có bảng trạng thái RSFF bảng 4.1 :

Bảng 4.1: Bảng trạng thái Trigger RS

S R Qn+1 Trạng thái 0 Qn RSFF giữ nguyên trạng thái cũ 1 RSFF chuyển đến trạng thái mở RSFF chuyển đến trạng thái tắt 1 ? RSFF lập lờ, khơng xác định 4.3.3: Phương trình đặc trưng RSFF:

Bảng trạng thái đầy đủ RSFF trình bày bảng 4.2:

Bảng 4.2: Bảng trạng thái đầy đủ RSFF

1 0 1 1 1 0 1 X

Ta tối thiểu hóa hàm trạng thái bảng Karnaugh RSFF

Từ bảng Karnaugh ta được:

Qn+1=RSQn +RSQn+RSQn +RSQn S

R Q R Qn+1 = n +

S Q R Qn+1= n +

Đây phương trình đặc trưng RSFF 4.4 TRIGGER JK (JUMP KEEP FLIP FLOP)

Để khắc phục trường hợp S = R = Trigger RS người ta chế tạo loại JKFF, JKFFlà loại Trigger vạn có nhiều ứng dụng điện tử số JKFF có ký hiệu hình 4.10

4.4.1 Ký hiệu:

Hình 4.10: Ký hiệu JKFF

Ngồi đầu vào RSFF, JKFF cịn có thêm hai đầu vào đặc biệt

• Pr ( Preset ) : Đặt trước trạng thái cho JKFF

• Cl ( Clear ) : Xóa cho đầu Q JKFF 4.4.2 Sơ đồ logic:

Hình 4.11: Sơ đồ logic JKFF điều khiển xung nhịp Ck

Sơ đồ nguyên lý JKFF phức tạp RSFF, chúng có ưu điểm hai đầu vào có tín hiệu ( J = K = ) trạng thái nghịch đảo trạng thái cũ

Bảng 4.3: Bảng trạng thái Trigger JK

J K Qn+1 Trạng thái 0 Qn JKFF giữ nguyên trạng thái cũ 1 JKFF chuyển đến trạng thái mở JKFF chuyển đến trạng thái tắt 1 Qn Nghịch đảo trạng thái cũ

Như trạng thái đầu JKFFgiống SRFF trạng thái thứ tư (trạng thái không rõ ràng RSFF ) là:

Khi J=1 , K=1 Qn+1 = Qn Nghĩa với xung nhịp vào đầu chuyển lần lược (1,0,1,0 ).Khái niệm luân phiên trạng thái đối lập gọi bập bềnh (basculement) có cịn gọi đóng mở (on-off)

Bằng cách chưng minh tương tự RSFF, ta có phương trình đặc trưng JKFF: Q

J Q J Qn+1= + 4.4.3.Tác dụng đầu vào đặc biệt:

a/Đầu vào chỉnh trước (preset): Chỉnh trước Trigger nghĩa làm cho trạng thái đầu Q = xung nhịp đến

Khi Pr = (nối Pr xuống đất); Cl = 1; Ck = Triger đặt trước trạng thái (Q = 1) b/Đầu vào xóa (clear): Xóa Triger nghĩa làm cho trạng thái đầu Q = khơng có xung nhịp đến

Khi Cl = ; Pr = ; Ck= Triger có trạng thái

không đồng phải đưa trạng thái Pr = 1, Cl = trước xung nhịp đến Triger làm việc với xung nhịp

Bảng 4.3 cho ta điều kiện cần thiết cho phép Triger làm việc đồng với xung nhịp (dòng 1) để xóa (dịng 2) đặt trước (dịng 3)

Bảng 4.3: Điều kiện hoạt động Cl Pr

C Cl Pr Q

Cho phép Xóa Đặt trước

1 0

1

1

0

4.5.TRIGGER D (DELAY FLIP FLOP ) 4.5.1 Ký hiệu:

Trigger D loại FF có đầu vào điều khiển dùng nhiều việc lưu trữ mạch số Có ký hiệu hình 4.12a,b

Hình 4.12a: DFF đồng Hình 4.12b: DFF khơng đồng Nó có phương trình đặc trưng là: Qn+1=D (4.1)

Bảng trạng thái:

D Qn+1

0 1 D = Qn+1 = D = Qn+1 =

Như vậy, với Trigger D trạng thái lối sau có xung nhịp đến giống trạng thái lối vào trước có xung nhịp đến Nghĩa tín hiệu đầu bị trể so với tín hiệu đầu vào khoảng thời gian Trigger D sử dụng làm đơn vị trể, gọi mạch chốt

4.5.2 Sơ đồ logic:

DFF có sơ đồ nguyên lý hình 4.13

4.5.3.Tạo DFF từ JKFF:

Ta dùng JKFF để tạo DFF: Phương trình đặc trưng JKFF:

Qn+1 = JQn +JQn (4.2) Chuyển 4.1 sạng dạng 4.2:

Qn+1 = D = D (Qn+ Qn) = DQn+ DQn (4.3) So sánh 4.3 4.1 ta có:

D = J K = D

Từ ta có sơ đồ DFF thiết kế từ JKFF hình 4.14

Hình 4.14: Tạo DFF từ JKFF

Nếu ta thêm vào JKFF mạch đảo hình vẽ Sao cho K nghịch đảo J ta có Triger D :

4.6.TRIGGER T (TOGGLE) 4.6.1 Ký hiệu:

Trigger T có đầu Q Qn, đầu vào T TFF có chức trì chuyển đổi trạng thái tuỳ thuộc tín hiệu đầu vào T Có ký hiệu hình 4.15

Hình 4.15: Ký hiệu TFF Nó có phương trình đặc trưng TFF là:

n n

1

n TQ TQ

Bảng trạng thái:

T Qn Qn+1

0 0 1 1 1

Nghĩa là:

Tn Qn+1

1 Qn

0 Qn

Từ bảng trạng thái ta thấy Trigger T thay đổi trạng thái có xung nhịp đến Như với kích thích liên tục đầu vào đầu thay đổi trạng thái liên tục

4.6.2 Tạo TFF từ JKFF:

Phương trình đặc trưng JKFF: Qn+1 = JQn +JQn (4.2) So sánh 4.2 4.4 ta có:

J = T K = T

Từ ta có sơ đồ TFF thiết kế từ JKFF hình 4.16

Hình 4.16: Tạo TFF từ JKFF

Từ hình 4.16 ta thấy JKFF biến đổi thành TFF cách cho J = K = Nghĩa ta nốí đầu J K lại làm gọi đầu vào T

4.7: TRIGGER CHỦ - TỚ (MASTER – SLAVE) 4.7.1: Khái niệm:

Hình 4.17: Sơđồ khối Trigger MS Trigger chủ thực chức logic hệ

Trigger tớ nhớ trạng thái hệ sau thực xong việc ghi thông tin Đầu hệ đầu Trigger tớ Mỗi trigger điều khiển xung nhịp khác trạng thái, nghĩa Ck chủ = Ck tớ

Dưới điều khiển xung nhịp, việc ghi thông tin vào trigger MS thực qua bước sau:

Bước 1: Cách ly chủ tớ

Bước 2: Ghi thông tin vào chủ

Bước 3: Cách ly đầu vào chủ

Bước 4: Chuyển thông tin từ trigger chủ sang trigger tớ

Xung nhịp đưa vào trigger chủ CkM = nên thông tin đưa vào trigger chủ Đầu vào đồng trigger tớ tác động cổng đảo nên không nhận xung đồng CkS = 0, trigger chủ trigger tớ bị cách ly Sau kết thúc xung đồng CkM = làm cách ly đầu vào trigger chủ Do tác động cổng đảo CkS = 1, trigger tớ mở chuyển thông tin từ trigger chủ sang trigger tớ Để tránh loạn nhịp, trình ghi thơng tin cần phải trì xung nhịp cách xác

4.7.2 RSFF chủ tớ:

RSFF có sơ đồ logic hình 4.18

Hình 4.18: Sơđồ logic Trigger RSFF chủ tớ

Khi chưa có xung nhịp CkM = 0: Trigger chủ ngắt, trigger tớ có CkS = nên hoạt động, nhận thông tin từ trigger chủ, cách ly tớ với đầu vào

Khi có xung nhịp CkM = 1: Trigger chủ nhận thông tin vào, CkS = trigger tớ bị ngắt, đầu Q Qr trì trạng thái cũ

n m

n

m S RQ Q + = +

RS =

Khi CkM đột biến xuống 0, trigger chủ ngắt, CkS lên 1, trigger tớ tiếp nhận thông tin trigger chủ ghi nhớ trước đó, trigger tớ chuyển trạng thái

CHƯƠNG CÁC HỆ LOGIC TỔ HỢP

5.I KHÁI NIỆM

Trong thiết bị số, gia công biến đổi thông tin thực nhờ hệ thống mạch logic tổ hợp (combinational logic) mà số chức chúng sau:

Trong khâu biến đổi thông tin, hệ logic tổ hợp thực chức chuyển đổi từ mã số sang mã số khác chuyển đổi mã từ dạng song song sang dạng nối tiếp ngược lại

Trong khâu gia cơng thơng tin, hệ logic tổ hợp thực nhiều chức khác giải mã, chọn kênh, phân kênh, thực phép tính số học sở mã số khác

Trong thực tế kỹ thuật, hệ logic tổ hợp thường sử dụng phối hợp với thiết bị số khác, thiết bị tương tự để tạo thiết bị hệ lai nhiều chức Các hệ logic tổ hợp sử dụng chủ yếu cổng logic Trong khâu biến đổi thông tin, hệ logic tổ hợp chuyển đổi từ mã hệ sang mã số hệ khác

Nó có sơ đồ khối tổng qt hình 5.1

Hình 5.1: Sơ đồ khối tổng quát hệ logic tổ hợp

Hệ logic tổ hợp có n lối vào m lối Mỗi lối hàm biến đầu vào theo phương trình tổng quát: Y0 = f1 (x0, x1,…, xn)

Y1 = f2 (x0, x1,…, xn) ……… Y2 = f3 (x0, x1,…, xn)

Như vậy, hàm hệ logic tổ hợp phụ thuộc biến đầu vào mà khơng phụ thuộc vào trạng thái trước hệ, nghĩa trạng thái đầu thiết lập sau có tác động đầu vào

5.2 MÃ HOÁ 5.2.1Khái niệm:

Để xử lý, chế biến thông tin hệ thống số, ta có bit Điều làm cho gặp nhiều khó khăn đọc hiểu chuổi dài dài số 1,0 Vì vậy, thơng tin đưa đến từ dụng cụ biến đổi (Bàn phím, chuột ) phải mã hóa Sau máy xử lý xong ta lại phải giải mã trước đưa thị Việc gọi biến đổi mã, phương tiện để chuyển đổi ngơn ngử thường ngày ngôn ngử máy

Ta lấy ví dụ với sơ đồ khối máy tính cầm tay (Hình 5.2)

Hình 5.2: Sơđồ khối máy tính cầm tay

Các số thập phân (từ đến 9) đánh vào từ bàn phím mã hóa biến thành số nhị phân Khối đơn vị tính tốn tiến hành xử lý kết nhị phân Khối giải mã chuyển số nhị phân thành số thập phân đưa đến thị số bảy đoạn

Các lập mã giải mã dịch mã điện tử, mã hóa dịch ngơn ngữ thường ngày ngơn ngữ máy, giải mã ngược lại

Để thực việc mã hóa giải mã ta dùng hệ thống mạch logic tổ hợp

Chúng ta biết rằng, sử dụng nhóm mã hệ nhị phân có chữ số để biểu điễn số hệ thập phân từ đến 9, q trình gọi mã hóa Ta mã hóa chữ (A,B,C ), ký hiệu đặc biệt (&,%,# ) tập lệnh máy tính số

Với chuỗi số hệ nhị phân có k chữ số ta có 2kbộ giá trị khác đại diện cho 2k ký hiệu lệnh cần mã hóa Như vậy, số ký hiệu số lệnh cần mã hóa N ta phải có :

N ≤2k

Có trường hợp xảy :

*N = 2k: Số giá trị nhóm mã gồm k chữ số vừa đủ để biểu điễn N ký hiệu

*N < 2k: Số giá trị nhóm mã gồm k chữ số nhiều số ký hiệu số lệnh cần biểu diễn Như thừa số giá trị không dùng đến gọi số tổ hợp thừa, tổ hợp thừa dùng vào mục đích khác phát sửa sai q trình truyền thơng tin Trong số trường hợp ta phải có biện pháp sửa sai tổ hợp thừa xuất kết tính tốn

5.2.2.Bộ mã hóa thập phân- BCD77

Bộ mã hóa thập phân mã BCD có nhiệm vụ biến đổi (dịch) tín hiệu hệ đếm số 10 sang mã BCD 8421

Dùng chữ số hệ nhị phân (ký hiệu A3A2A1A0) để mã hóa số từ đến hệ Hiển thị

mười theo mã BCD ta có :

Số hệ 10 A3A2A1A0

1

0 0 0 0 0 0 1 0 1 1 0 1 1 0 0

Như vậy, chữ số mã BCD xuất nhiều lần dạng (hoặc 0) vị trí ứng với nhiều số khác Ta thấy chữ số vị trí B số 2,3,6,7 hệ 10 Nhận xét cho ta thấy mạch mã hóa có đặc tính hàm OR ta viết (với dấu + ký hiệu phép cộng logic ):

A1 = + + +

Vậy, muốn biến đổi số thập phân từ đến sang mã BCD 8421 ta dùng phần tử OR sau : Bit : A0 = + +5 + +

A1 = + + + A2= + + + A3= +

Ta có sơ đồ nguyên lý mạch mã hóa hệ 10 - BCD 8421 (Hình 5.3)

Giả sử cần mã hố số Ta ấn phím số 3, điện mức cao (+U) cung cấp cho đường số cịn đường khác khơng cung cấp nên mức thấp (0V) Các đường A B có điện mức cao cịn đường C D mức điện thấp, nghĩa ta có 0011 ngõ

Thực tế, mạch mã hóa chế tạo thành vi mạch, có sơ đồ khối tổng quát hoạt động hình 5.4

Hình 5.4: Sơđồ khối tổng quát lập mã dùng vi mạch

Khi có đầu vào tác động, lập mã tạo từ nhị phân tương ứng lối mà Đối với mã hóa dạng ưu tiên, có nhiều đầu vào tác động đồng thời từ logic lối ứng với đầu vào có số hạng cao Bộ mã hóa có đầu vào từ đến (khơng có số 0), tác dụng mức thấp tức mức 0, biểu thị vòng trịn lối vào Bình thừơng chúng mức cao lối vào để lơ lửng Lúc ngõ ứng với số hệ đếm 10

Ngõ bình thường mức cao (hoặc1 logic), hoạt động mức thấp (hoặc logic) Các đảo lối để đưa ngõ trở lại dạng thông thường Như vậy, đầu vào khơng có tín hiệu (ứng với tất ngõ vào 1), ngõ mức cao A3A2A1A0 mức Nghĩa số ứng với ngõ 1111 qua đảo thành 0000 phù hợp với dạng thơng thường Ta có bảng trạng thái mã hóa

Vào Ra

H H H H H H H H H X X X X X X X X B X X X X X X X B H X X X X X X B H H X X X X X B H H H X X X X B H H H H X X X B H H H H H X X B H H H H H H X B H H H H H H H B H H H H H H H H

A3 A2 A1 A0 H H H H B H H B B H H H H B B B H B B H H B H B H B H H H H B B H H B H H H H B

Để mạch hoạt động ta đưa vào đầu vào xung vng Bộ mã hóa có đặc điểm tác động số lớn có tín hiệu vào thấp (B) Ví dụ có B tín hiệu 1001 tương ứng với số thập phân

5.2.3.Bộ mã hóa bát phân – nhị phân

Với cách làm tương tự ta thiết kế mã hóa bát phân – nhị phân 5.3 GIẢI MÃ

5.3.1 Khái niệm

Giải mã q trình ngược lại q trình mã hóa Nghĩa từ giá trị nhóm mã k chữ số hệ ta tìm lại N ký hiệu lệnh tương ứng

Trong giải mã có đầu có giá trị logic ứng với tổ hợp biến đầu vào đó, cịn đầu khác có giá trị logic Đầu có giá trị kích hoạt hiễn thị hoạt động, báo cho biết kết

Đầu giải mã 2, bit Thí dụ giải mã nhị - bát phân, có mã vào bit 23 = tổ hợp đầu cho đầu từ đến (Hình 5.5)

Hình 5.5: Sơđồ khối tổng quát giải mã nhị - bát phân bit

Thí dụ: Đầu vào:100 (số 4) đầu có trạng thái (trạng thái tác dụng), đầu khác trạng thái

5.3.2 Bộ giải mã nhị-bát phân

Bộ giải mã có biến đầu vào, đầu có bảng trạng thái: Đầu vào Đầu

A2 A1 A0 0 0 1 0 1 0

1 1 1 1

0 0 0 0 0 0 0 0 0 0 0

8 đầu ra, vào thời điểm có đầu mức 1, đầu lại mức Từ bảng trạng thái ta thiết lập sơ đồ logic giải mã sau (Hình 5.6)

Hình 5.6: Sơ đồ logic giải mã nhị - bát phân Khi sử dụng ta đưa điện áp vào đầu vào tương ứng để có mức

Thí dụ: Máy tính thực xong phép tính đưa kết vào giải mã, giả sử điện áp vào A2 Ar1 A0, lúc đầu cổng AND mức đầu cổng AND khác mức 0, mức kích hoạt thị làm hiển thị số

5.3.3 Bộ giải mã BCD thập phân

lắp thiết bị thị (LCD , LED ) để thị kết ngõ Các đầu hoạt động mức thấp, đầu trạng thái đầu có tác dụng (bình thường mức cao) dùng ta phải đấu thêm đảo ngõ để điều khiển thị thập phân thắp sáng

N = nên bảng trạng thái có 16 hàng, sử dụng 10 hàng, hàng cịn lại khơng hiệu lực Ta có bảng trạng thái sau:

Đầu vào BCD Đầu thập phân Số Không hiệu lực

C D B A B B B B B B B H B B H B B B H H B H B B B H B H B H H B B H H H H B B B H B B H H B H B H B H H H H B B H H B H H H H B H H H H

0 B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H B H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H H 5.4 CÁC HỆ CHUYỂN ĐỔI MÃ

Các hệ chuyển đổi mã có nhiệm vụ chuyển đổi từ mã sang mã khác Đầu vào mã nhị phân, đầu mã nhị phân thuộc mã khác

Thí dụ: chuyển đổi nhị phân sang Gray, đầu vào số nhị phân, đầu số nhị phân Trong thực tế ta sử dụng nhiều chuyển đổi mã khác nhau, sau chuyển đổi mã thường gặp

5.4.1.Bộ chuyển đổi mã BCD mã (seven segment)

Sau tính tốn mã nhị phân BCD cần phải biến đổi (dịch) số thập phân Thiết bị dịch ngôn ngữ máy số thập phân thiết bị thông dụng mạch số Trong kỹ thuật để thực việc hiển thị số từ đến người ta dùng tập hợp gồm phát sáng (Hình 5.7)

Hình 5.7: Đèn hiển thị dùng LED

Để chế tạo đèn ta dùng nhiều phương pháp khác nhau, có phương pháp sử dụng rộng rãi nhất:

a/Phương pháp dùng L.E.D ( Light Emetting Diode) :

LED hay gọi Diode phát quang loại diode chế tạo từ hợp chất bán dẫn Gali-Axênic Gali-Phospho LED phát sáng phân cực thuận

Tùy theo chất chế tạo LED phát màu khác (đỏ , xanh ) Ánh sáng phát ra, tượng kết hợp điện tử lổ trống, có cường độ sáng thay đổi theo cường độ dòng điện qua tiếp giáp (theo quan hệ phi tuyến) (Hình 5.8 a,b)

Hình 5.8 a: Phân cực thuận LED sáng Hình 5.8b: Phân cực nghịch LED tắt

Vì kích thước nhỏ nên với phương pháp ta chế tạo đèn (là diode) với kích thước nhỏ Các diode đèn thường có anode chung cathode chung để giảm nhỏ số dây nối ngồi Hình 5.9 cho ta sơ đồ đèn dùng LED có cathode đấu chung nối đất, chân LED có mức logic dương LED sáng lên Để bảo vệ diode, ta nên đấu nối tiếp điện trở R với LED

b/Phương pháp dùng LCD ( Liquid Crystal Display )

Dùng LED tiêu hao lượng nhỏ cao (gần 20 mA cho LED), nên người ta dùng loại tinh thể lỏng LCD Tinh thể lỏng LCD gồm miếng thủy tinh xếp song song với nhau, dây dẫn hỗn hợp tinh thể lỏng tạo thành hình dáng cần thiết (dạng điểm dạng thanh)

Khi có tác dụng điện trường, hỗn hợp tinh thể lỏng đổi màu khiến cho mắt ta trơng thấy được, Hiển thị kiểu tiêu thụ lượng dùng phổ biến Chúng sử dụng để chế tạo thành hình lớn chứa hàng triệu điểm đèn đèn LED Khác với đèn LED sử dụng LCD cần có tín hiệu “mặt sau” (backplane) dạng sóng vng với tần số từ 30 Hz đến 200 Hz

Hình 5.10 chuyển đổi mã BCD mã thơng dụng

Hình 5.10 : Bộ chuyển đổi mã BCD -

Bộ chuyển đổi mã vi mạch 7447A Đầu vào BCD bit đầu vào phụ, LT (Lamp Test) đầu vào thử đèn, LT cho vào mạch làm việc để xem hoạt động đèn Hình 5.11 cho ta thấy việc hiễn thị số thập phân từ đến dùng đoạn

Hình 5.11: Hiễn thị số thập phân từ – dùng dụng cụ đoạn c/Bộ chuyển đổi mã BCD sang đoạn: Bộ chuyển đổi mã BCD sang đoạn có ký hiệu nhình 5.12

Theo hình 5.12, ta thấy đoạn hiễn thị cho nhiều chữ số

Thí dụ: đoạn a hiễn thị cho số 0,2,3,5,7,8 vậy, ta viết cho đoạn nhu sau:

a = Σ (0,2,3,5,6,7,8,9) b = Σ (0,1,2,3,4,7,8,9) c = Σ (0,1,3,4,5,6,7,8,9) d = Σ(0,2,3,5,6,8,9) e = Σ(0,2,6,8) f = Σ(0,4,5,6,8,9) g = Σ(2,3,4,5,6,8,9)

Để thực việc chuyển đổi mã BCD sang đoạn, ta dùng vi mạch 7447, 74247 LED mắc anode chung, 7448, 4511 LED mắc Cathode chung Mỗi IC điều khiển để LED hiễn thị từ đến Các điện trở thêm vào để nhằm bảo vệ đoạn Hình 5.13 cho ta sơ đồ sử dụng vi mạch chuyển đổi 7448

Đầu vào RBI (Ripple Blanking Input): Đầu vào xóa nối tiếp Đầu vào LT (Light Test): Dùng để thử hoạt động đoạn

Hình 5.13: Mạch chuyển đổi mã BCD – đoạn dùng IC 7448 5.4.2.Chuyển đổi mã hệ – Gray

Chương ta biết phương pháp lý thuyết chuyển đổi nhị phân sang mã Gray Thí dụ chuyển số nhị phân 1011 sang mã Gray

Theo yêu cầu phép chuyển đổi, ta thấy có cổng XOR đáp ứng việc chuyển đổi Từ cổng logic Exclusive OR (XOR), ta xây dựng mạch chuyển đổi mã nhị phân sang mã GRAY Nếu số nhị phân có n bit số cổng XOR sử dụng: n -

Sơ đồ nguyên lý chuyển đổi số nhị phân 1011 sang mã Gray hình 5.14

Hình 5.14: Mạch logic chuyển đổi nhị phân – Gray

Số nhị phân cần chuyển có bit nên ta dùng cổng XOR Đầu vào cổng XOR trước nối vào đầu vào cổng XOR

5.4.3.Chuyển đổi mã Gray sang nhị phân

Từ phương pháp lý thuyết chuyển đổi mã Gray sang nhị phân Thí dụ: chuyển mã Gray 1110 sang số nhị phân 101

1110 1011

Ta thấy cổng logic cần sử dụng cổng XOR Số lượng cổng XOR sử dụng: n - Trong n số bit sử dụng

Hình 5.15 sơ đồ nguyên lý chuyển đổi số mã Gray 1110 sang số nhị phân

Hình 5.15: Mạch logic chuyển đổi Gray - nhị phân

5.5 BỘ SO SÁNH: 5.5.1: Khái niệm:

Đây chức logic cho phép so sánh hai số nhị phân Thí dụ A B Nó rõ đầu A = B, A< B A>B Hình 5.16 cho ta ký hiệu so sánh

Hình 5.16: Ký hiệu so sánh.

Một lối lên để kích hoạt hiễn thị hiễn thị kết so sánh, hai đầu lại mức

5.5.2.Bộ so sánh hai số nhị phân bit

Muốn so sánh A = a0 B = b0, trước hết ta thiết lập bảng trạng thái cho so sánh Bảng trạng thái sở giúp ta thiết lập sơ đồ logic

b0 a0 S (A=B) Sa (A>B) Sb (A<B)

0 0 1 0 1 1 0 Từ bảng trạng thái ta viết phương trình sau:

) ( b a S ) ( b a S ) ( b a b a b a S 0 b 0 a 0 0 0 = = ⊕ = + =

S = A = B, Sa = A > B, Sb = A < B

Theo phương trình (5.1), (5.2),(5.3), ta vẽ sơ đồ nguyên lý so sánh bit hình 5.17

5.5.3 Bộ so sánh hai số nhị phân bit

Trong trường hợp A B số có bit có khả năng: A = 00, 01, 10, 11

B = 00, 01, 10, 11 a/ So sánh bằng:

Bảng trạng thái A = B

a1 a0 b1 b0 Phương trình Số thứ tự 0 0 a1 a0 b1b0 1 a1 a0 b1b0 1 a1a0 b1b0 1 1 a1 a0 b1b0 Phương trình A = B

Gọi S kết A = B, từ bảng trạng thái ta thiết lập phương trình đầu ra: S = (a1a0b1b0)+(a1a0b1b0) + (a1a0b1b0) + (a1a0b1b0)

=a1b1(a0b0+a0+b0)+a1b1(a0 b0+a0b0) =(a1b1+a1b1)(a0 b0+a0 b0)

Vậy S =(a _1⊕b1)(a _0⊕b0) (5.4) b/ So sánh A > B:

Bảng trạng thái A > B

Ta có trường hợp đánh thứ tự từ đến

a1 a0 b1 b0 Phương trình Số thứ tự

0 0 a1a0 b1b0

1 0 a1a0 b1b0

1 0 a1a0 b1b0

1 0 a1a0 b1 b0

1 1 a1a0 b1b0

1 1 a1a0 b1 b0

Phương trình A > B

Gọi Sa kết A > B, phương trình có số thứ tự cho ta: a1a0b1b0+a1a0b1b0 =a0 b0(a1 b1+a1 b1)

Các phương trình có số thứ tự 2, 3, 4, cho ta: 1 1 1

1a b b a a bb a a bb a a bb

a + + +

) b a b a b a b a ( b

a1 1 0 0+ 0 0+ 0 0 + 0 0 = ⎥⎦ ⎤ ⎢⎣ ⎡ ⊕ + ⊕ =a1b1 (a 0 b0)_ (a0 b0) =a1b1

Vậy: 1

1 0

a a b (a b ) a b

S = ⊕ + (5.5) c/ So sánh A < B:

Từ nhận xét: Mỗi lần A = B A > B khơng thể có A < B, ta đến kết luận: A < B A ≥ B

Từ phương trình (5.4) (5.5) ta vẽ sơ đồ nguyên lý so sánh bit hình 5.18

Hình 5.18: Sơ đồ logic so sánh hai bit 5.6 MẠCH SỐ HỌC:

Mạch số học giúp ta thực phép tính số học nhị phân Ở chương ta biết phép tính số học thực từ mạch cộng, kỹ thuật số có hai mạch cộng mạch bán cộng mạch cộng toàn phần

5.6.1 Mạch bán cộng

Mạch bán cộng giúp ta cộng hai số nhị phân, số nhị phân có bit.Từ tính chất phép cộng nhị phân ta có:

0 + = 0 + = 1 + =

+ = nhớ cho vị trí

tổng số S nhớ C0 (Hình 5.19)

Hình 5.19: Sơđồ khối tổng quát mạch bán cộng Bảng trạng thái bán cộng

Phương trình a b Tổng số Nhớ (C0)

S C0

0 0

0 1 ab

1 ab

1 1 ab

Các phương trình

Từ bảng trạng thái ta viết phương trình sau mạch bán cộng S = ab+ab=a⊕b

C0 = ab Sơ đồ nguyên lý mạch bán cộng

Từ phương trình thu ta vẽ sơ đồ sơ đồ logic mạch bán cộng hình 5.20

Hình 5.20: Sơđồ logic mạch bán cộng 5.6.2.Mạch cộng toàn phần (full Adder)

Mạch cộng toàn phần giúp ta cộng hai số nhị phân, dó số nhị phân có nhiều bit Đây trường hợp thường gặp

Thí dụ: a2a1a0 + b2b1b0

Ta phải cộng hàng đơn vị (trọng số 0), trọng số 1, trọng số hết Thí dụ: nhớ

Ta thấy số có trọng số A1 có số nhớ từ phép cộng số có trọng số A0 đưa lên Nghĩa ta cần phải đưa thêm vào kết hàng số nhớ mà phép cộng hàng trọng số Cn-1 đưa lên

Như mạch cộng tồn phần có ba đầu vào: Hai đầu vào cho hai số nhị phân nhiều bit A B cho bit nhớ Cn-1 từ phép cộng hai bit đứng trước Hai đầu cho tổng số Sn nhớ Cn (Hình 5.21)

Hình 5.21: Sơ đồ khối tổng quát mạch cộng toàn phần Bảng trạng thái toàn cộng

Phương trình

Cn-1 a b Sn Cn

Sn Cn

0 0 0

0 1 abc

0 1 abc

0 1 abc

1 0 abc

1 1 abc

1 0 abc

1 1 1 abc abc

Các phương trình

Từ bảng trạng thái ta viết phương trình sau mạch tồn cộng

Phương trình của tổng: Sn =abc +abc+abrc+abc =(ab+ab )c +( ab+ab)c mà ab+ab=a⊕b

b a b a b

a + = ⊕

Nên Sn =(a⊕b)c+(a ⊕b )c Nó có dạng: AB+AB=A⊕B

Nghĩa là: Sn =(a⊕b)⊕c hay Sn =(a⊕b)⊕Cn-1(5.6)

=ab( c+c)+( ab +ab)c C0 =ab+( ab +ab )c Vậy: C0 =ab+(a⊕b)c

Hay: C0 =ab+(a⊕b)Cn-1 (5.7) Sơ đồ logic mạch cộng toàn phần:

Từ phương trình (5.6), (5.7) ta vẽ sơ đồ nguyên lý mạch cộng tồn phần (hình 5.22)

Hình 5.22: Sơ đồ logic mạch cộng toàn phần Ta thấy mạch tồn cộng kết hợp hai mạch bán cộng (Hình 5.23)

CHƯƠNG HỆ LOGIC TUẦN TỰ 6.1.KHÁI NIỆM

Ngoài hệ logic tổ hợp, điện tử số cịn có logic (sequential logic) Đó hệ thống logic mà hàm thời điểm phụ thuộc vào biến (hệ 2) đầu vào thời điểm đó, mà cịn phụ thuộc vào biến đầu vào thời điểm trước Các biến “nhớ” lại nhớ hệ (vì hệ logic cịn gọi hệ logic có nhớ) Nói cách khác, hệ logic hệ logic phụ thuộc vào trạng thái hệ Các phần tử tham gia vào hệ hoạt động theo trật tự định Khi trật tự hồn tất trạng thái đầu thiết lập

Một cách tổng quát, ta biểu diễn cấu trúc hệ logic hình 6.1

Hình 6.1: Sơ đồ khối tổng quát hệ logic tuần tự Từ hình 6.1 ta thấy hệ logic bao gồm hai khối:

a/ Khối logic tổ hợp: Có nhiệm vụ điều khiển việc thu nhận đưa thông tin vào ra, điều hành hoạt động Trigger

b/Khối Trigger: Đóng vai trị nhớ hệ, chúng có nhiệm vụ nhớ thơng tin trung gian Như vậy, tổ hợp trạng thái của Trigger thời điểm trạng thái hệ Khi số Trigger hệ tăng lên số trạng thái hệ tăng theo Từ Trigger ta lấy thông tin

Đối với việc thiết kế hệ logic tuần tự, cần phải ý vòng hồi tiếp phần hệ tổ hợp điều khiển Trigger, Trigger với

Việc đưa xung nhịp có độ ổn định cao vào để đồng Trigger có ý nghĩa lớn, hình thành hai loại kết cấu thuộc hệ logic đồng khơng đồng

Tóm lại, hệ logic sử dụng chủ yếu Triger, chúng mạch logic kế tiếp, Trong hệ logic có hai hệ thống thông dụng đếm mạch ghi

6.2 BỘ ĐẾM

thái xảy theo thứ tự định đó, số xung nhận theo thứ tự thời gian, sau trạng thái ghi vào nhớ Việc đếm thực nhờ đếm (counter)

Bộ đếm cịn dùng máy tính để ghi nhận thứ tự lệnh chương trình, sau máy tính thực tự động Được dùng làm chia tần số điều chỉnh (điều chỉnh hệ số chia) nhằm thực phép tính cách đơn giản

Bộ đếm mạch điện tử số quan trọng sử dụng trigger, thuộc hệ logic tuần tự, số lượng trigger có đếm định dung lượng đếm

6.2.1: Bộ đếm không đồng

Còn gọi đếm nối tiếp Các xung đếm đưa vào đầu vào Trigger thứ nhất, Trigger lại điều khiển Trigger tiếp sau

a/ Bộđếm tiến nhị phân không đồng bộ bit

Bộ đếm tiến nhị phân không đồng bit có sơ đồ logic hình 6.2 Đây đếm nhị phân cấu tạo từ JKFF, đầu Trigger thứ nối vào lối vào đồng Trigger thứ nối tiếp Trigger cuối

Hình 6.2: Bộđếm tiến không đồng bit

Bộ đếm có đầu vào cho xung đếm nhiều đầu Những đầu thường đầu Q Trigger Vì Q có hai trạng thái xếp đầu cho phép ta biểu diễn kết dạng số hệ nhị phân có số bit số Trigger dùng đếm

Bộ đếm tiến nhị phân không đồng bit (cịn gọi đếm mod 8) có dung lượng tối đa (một chục) sau quay lại đếm chục khác Nó khơng tự dừng lại đếm hết dung lượng

Các lối vào JK Trigger đấu chung với để lơ lửng (luôn trạng thái 1) Các đầu vào Cl đấu chung với đấu vào chuyển mạch S1 Trước đếm, ta đóng S1 để nối đất Cl, nhằm điều khiển đèn thị trước đếm

Nó có biểu đồ xung Hình 6.3

Hình 6.3: Biểu đồ xung đưa vào đầu vào đồng bộ *Trigger thứ thay đổi trạng thái có xung đến

*Các Trigger sau thay đổi trạng thái lối Q Trigger trước chuyển từ *Với Trigger mắc nối tiếp, sau xung đếm trở lại trạng thái đầu Vì với n Trigger nơí tiếp đếm đến 2n

Bảng 6.1 Bảng trạng thái bộđếm không đồng bit Xung đếm A2 A1 A0

0

0 0 0 1 1 b/Bộđếm lùi nhị phân không đồng bộ ba bit

Khi cần phải đếm lùi ta mắc mạch hình 6.4

Hình 6.4: Bộđếm lùi khơng đồng bit Xung vào đếm

Khác với đếm tiến, đếm lùi có đầu lấy đầu bù (Q= 1)

Lúc bắt đầu đếm đèn sáng nên ta có thị 111 (số 7), sau số đếm lùi dần theo số xung vào Bảng trạng thái ngược với bảng trạng thái đếm tiến

c/ Bộđếm thuận nghịch không đồng bộ

Bộ đếm thuận nghịch gọi đếm hỗn hợp, nghĩa đếm theo cã chiều:

Chiều thuận: Mỗi xung vào làm tăng số đếm lên

Chiều nghịch:Mỗi xung vào làm giảm số đếm

Như ta biết, muốn đếm theo chiều nghịch ta việc nối lối vào Trigger với lối Q Trigger trước Khi Trigger có lốí Q chuyển trạng thái từ lối Q chuyển trạng thái từ lên làm Trigger (được nối với Q) chuyển trạng thái Một chuyển mạch (Hình 6.5) làm nhiệm vụ đảo mạch cần đếm tiến đếm lùi

Hình 6.5: Chuyển mạch khí bộđếm thuận nghịch

Chuyển mạch S chuyển vào Q (vị trí 1) đếm thuận Q (vị trí 2) đếm nghịch Chuyển mạch S thực tế thay chuyển mạch logic (Hình 6.6)

Hình 6.6: Chuyển mạch Logic bộđếm thuận nghịch

Nếu X = (để X lơ lửng) ta thực đếm tiến Lúc cổng NAND N1 có đầu mức 1, từ bảng trạng thái NAND ta có: Nếu đầu vào cổng NAND trạng thái đầu đảo đầu vào Vì vậy, đầu N1 Q

Cổng NAND N2 có đầu vào nên đầu luôn 1, dù đầu vào trạng thái

nghịch đảo đầu (lúc Q) nên đầu N2 Q Tương tự, N3 có đầu vào mức nên đầu Q

Kết quả: Đầu Q Trigger thứ đấu với đầu vào đếm Trigger

nên đếm thực việc đếm lùi d/Bộđếm không đồng bộ N phân

Khi cần đếm hệ đếm số N khác 2, nghĩa cần đếm đến N bất kỳ, ta dùng chuỗi n Trigger liên tiếp, n số nhỏ thỏa mản điều kiện 2n >N, sau dùng phương pháp hồi tiếp để xóa trạng thái khơng cần thiết

Thí dụ: Với đếm đến 10 (N = 10) phải dùng Trigger (n = 4), số n nhỏ thỏa mãn bất đẳng thức 2n > 10 Tiếp ta dùng mạch hồi tiếp cho đếm đến N (trong trường hợp đếm đến 10) tất Trigger phải trở trạng thái Như đếm 10 lấy 10 trạng thái số 16 trạng thái

Mạch hồi tiếp dùng cổng NAND, lối nối đồng thời với tất lối vào xóa (Cl) Trigger

Ta có bảng tương đương hệ đếm thập phân nhị phân (Bảng 6.2) Bảng 6.2: Bảng tương đương thập phân nhị phân Đếm thập phân Đếm nhị phân

0 10 11 12 13 14 15

Q3 Q2 Q1 Q0 0 0 0 0 1 1 1 1

đếm phải Q0 = 0, Q1 = 0, Q2 = 0, Q3 = 0, thay Q0 = 1, Q1 = 0, Q2 = 1, Q3 = Muốn vậy, ta đưa Q1 Q3 vào mạch hồi tiếp cổng NAND đảm nhận, mạch đưa đầu Q1 Q3 lại đầu vào Cl để xóa trạng thái Trigger Muốn đếm đến số khác 10, ta thực

Ta có sơ đồ logic đếm đến 10 hình 6.7

Hình 6.7: Sơđồ logic bộđếm tiến không đồng bộđếm đến 10 6.2.2.bộ đếm đồng

Bộ đếm khơng đồng có khuyết điểm gây trể lần chuyển trạng thái liên tiếp, chuyển trạng thái Trigger thứ trở phụ thuộc vào chuyển trạng thái Trigger trước Để chuyển trạng thái Trigger sau khơng cịn phụ thuộc Trigger thứ ngườì ta sử dụng đếm đồng (còn gọi đếm song song)

Đặc điểm đếm đồng thay đổi trạng thái đếm phụ thuộc vào xung đếm hay xung đồng bộ, nghĩa xung đồng đưa vào đồng thời tất Trigger đếm Do q trình chuyển trạng thái phụ thuộc vào truyền lan tín hiệu chuyển (chuyển từ cột số thấp sang cột số cao )

Như vậy, đếm đồng :

* Thực việc chuyển trạng thái tầng thời điểm

* Các Trigger thay đổi trạng thái khơng (tùy theo trạng thái trước nó) thời điểm

* Xung đếm đươc đưa vào đồng thời tất Trigger a/Bộđếm đồng bộ bit

Bộ đếm đồng bit có sơ đồ logic hình 6.8

Các đầu vào JK Trigger thứ đấu với để lơ lửng (J0 = K0 = 1), đầu Q0 Trigger thứ đấu vào đầu vào JK Trigger thứ Các đầu vào đồng (đầu vào đếm) đấu với Như xung đồng tác động đồng thời đến Trigger Các đầu Cl đấu với đấu vào công tắc S1, trước đếm ta ấn công tắc S1 xuống đất để đưa Trigger trạng thái (Q0 = Q1 = 0)

Hình 6.8: Sơđồ logic bộđếm tiến đồng bit

trạng thái Q0 = J1= K1 = Trigger thứ hai T1 giữ ngun trạng thái trước Q0 = Xung Trigger thứ chuyển trạng thái, lúc Trigger thứ hai chuyển trạng thái (vì trước J1 = K1 = Q0 = 1), nghĩa cã hai chuyển trạng thái

Vậy: Trigger thứ ln ln có đầu vào JK trạng thái (lơ lửng cao) nên thay đổi trạng thái có xung đến, Trigger tiếp sau thay đổi trạng thái Trigger trước trạng thái

b/Bộđếm đồng bộ bit

Còn gọi đếm đồng Mod- Có sơ đồ ngun lý hình 6.9

Hình 6.9: Sơđồ logic bộđếm tiến đồng bit

Trigger thứ T0 có đầu vào JK ln ln trạng thái chuyển trạng thái có xung đến Lối Q0 đấu vào lối vào J1 K1 trigger thứ hai đầu vào cổng AND Đầu vào lại cổng AND nối vào lối Q1 Trigger thứ hai, đầu cổng AND đấu vào đầu vào J2 K2 trigger thứ ba T3 Cổng AND có nhiệm vụ sửa sai trình đếm

Khi sườn sau xung đếm thứ đưa đến Ck trigger thứ Lối Q chuyển trạng thái lên 1, trigger lại giữ nguyên trạng thái (vì J1 = K1 = J2 = K2 = 0) Bộ thị số 001

Khi sườn sau xung thứ hai đến, lối Q0 chuyển trạng thái 0, Q1 chuyển trạng thái lên 1, Q2 vẩn trạng thái Bộ thị số 010

Khi sườn sau xung đếm thứ ba đến, lối Q0 lại chuyển trạng thái lên 1, Q1 giữ nguyên trạng thái Do cổng AND có lối vào nên lối Q1 khơng chuyển trạng thái Bộ thị số 011

Khi sườn sau xung đếm thứ tư đến, lối Q0 chuyển trạng thái 0, Q1 chuyển trạng thái Do cổng AND có hai lối vào nên lối Q2 chuyển trạng thái từ lên Bộ thị số 100

Quá trình tiếp diễn đếm đến thị quay trạng thái đầu c/Bộđếm đồng bộ bit

Còn gọi đếm đồng Mod 16 Nó có sơ đồ ngun lý hình 6.11 giản đồ xung hình 6.10

Trước đếm ta nối đầu Cl xuống đất để tất Trigger thị cách nhấn cơng tắc S1

Hình 6.10: Sơđồ logic bộđếm tiến đồng bit

Khi sườn sau xung thứ tác động vào, Q0 chuyển trạng thái từ lên (do J0 K0 luôn trạng thái bập bềnh 1) Q1 , Q2 , Q3, giữ nguyên trạng thái Bộ thị số 0001

Khi sườn sau xung thứ hai tác động vào, Q0 chuyển trạng thái 0, Q1 chuyển trạng thái lên trước Q0 trạng thái Q2, Q3 giữ nguyên trạng thái Bộ thị số 0010

Khi sườn sau xung thứ ba tác động vào, Q0 chuyển trạng thái lên 1, Q1 trạng thái trước Q0 trạng thái Q2, Q3 trạng thái Bộ thị số 0011

trạng thái trước Q0 trạng thái 1, Q2 chuyển trạng thái lên G1 có hai lối vào trạng thái nên lối nên Q2 chuyển trạng thái, Q3 Bộ thị số 0100

Khi sườn sau xung thứ 11 tác động vào, Q0 chuyển trạng thái từ lên 1, Q1 giữ nguyên trạng thái trước Q0 trạng thái 0, Q2 giữ nguyên trạng thái Trước cổng G1 có đầu vào đầu vào nên đầu 0, Q2 giữ nguyên trạng thái Q3 giữ ngun trạng thái G2 có hai lối vào trạng thái nên lối 0, Q3 không chuyển trạng thái Bộ thị số 1011

6.3 BỘ GHI DỊCH (Shift Register)

Bộ ghi dịch gọi ghi dịch, có hai nhiệm vụ lưu giữ tạm thời liệu dịch bit theo xung đồng hồ Dữ liệu lưu trữ ghi dịch, tác dụng xung dịch (shift) dịch trái dịch phải Phần tử cấu thành ghi dịch trigger D Vì việc dịch tiến hành đồng thời phần tử, nên trigger hoạt động theo chế độ đồng Bộ ghi dịch đượcphân loại sau:

Theo cách dịch: Bộ ghi dịch hướng (trái phải), ghi dịch hai hướng (trái phải), ghi dịch vịng

Theo cách đưa tín hiệu vào lấy tín hiệu ra: Bộ ghi dịch vào nối tiếp nối tiếp song song, ghi dịch vào song song nối tiếp song song, ghi dịch đa

6.3.1 Bộ ghi dịch hướng:

Hình 6.11 sơ đồ nguyên lý ghi dịch bit Dữ liệu đưa vào bên trái, dịch phải, lấy song song nối tiếp

Hình 6.11: Sơđồ nguyên lý ghi dịch hướng

Bộ ghi dịch hướng dùng trigger D Đầu Q trigger nối với đầu vào trigger Đầu tiên ta nối đất Cl để đưa đầu Q Dữ liệu đưa vào D trigger thứ Khi sườn dương xung đồng hồ xuất hiện, tín hiệu mã hố dịch vào trigger 1, đồng thời trạng thái trigger dịch đến trigger

ghi bảng 6.3

Bảng 6.3: Quá trình ghi dịch từ mã 1101 ghi dịch Ck Từ mã ghi dịch

Số thứ tự Trigger Trigger Trigger Trigger 4 1 0 1 0 0 1 0 0

Như vậy, sau xung đồng hồ từ mã 1101 dịch vừa hết vào ghi dịch Lúc ta lấy bit song song từ mã 1101 đầu Q trigger Đầu Q0 trigger cuối làm đầu nối tiếp 1101, cần qua thời gian xung đồng hồ đầu Q trigger cuối có bit nối tiếp dịch Ta thấy ghi dịch có đầu vào nồi tiếp, đầu nối tiếp song song Một cách tổng quát ta có bảng trạng thái ghi dịch bit sau (bảng 6.4)

Bảng 6.4: Bảng trạng thái ghi dịch bit Ck Q3 Q2 Q1 Q0

0

D0 D1 D0 D2 D1 D0 D3 D2 D1 D0

D3 D2 D1

D3 D2

D3

Từ bảng trạng thái ta thấy:

Nếu lấy song song sau xung đồng hồ (tổng quát n xung cho ghi dịch n bit) liệu ghi vào ghi

Nếu lấy nối tiếp ta cần xung đồng hồ (tổng quát n -1 xung cho ghi dịch n bit) Như ghi dịch hướng đồng thời chuyển chuỗi tín hiệu từ nối tiếp sang song song làm trể chuỗi n – chu kỳ xung đồng

6.3.2 Bộ ghi dịch hai hướng:

Bộ ghi dịch hai hướng dịch phải dịch trái tùy theo tín hiệu điều khiển, ghi dịch hai hướng có thêm số cổng logic để thay đổi mối liên lạc trigger, nhằm thay đổi hướng dịch Hình 6.12 cho ta sơ đồ nguyên lý ghi dịch hai hướng phải trái

dịch thực dịch phải Khi DK = ghi dịch thực dịch trái

Hình 6.12: Sơ đồ nguyên lý ghi dịch hai hướng 6.3.3.Bộ ghi dịch dùng vi mạch:

Để thực ghi dịch, nhà chế tạo vi mạch sãn xuất vi mạch 74194 Bộ ghi dịch có 10 cửa vào cửa (hình 6.13), ABCD bốn đầu vào nạp song song DSR DSL đầu vào nạp nối tiếp Đầu vào nối tiếp dịch phải DSR nạp số liệu vào vị trí A = Q3 dịch

Hình 6.13: Vi mạch ghi dịch 74194

phải Đầu vào nối tiếp dịch trái DSL nạp số liệu vào vị trí D = Q0 dịch trái Đầu vào Cl xóa trạng thái trigger cho Đầu vào xung nhịp CK khởi động trigger xung nhịp chuyển từ thấp lên cao Các đầu vào điều khiển điều khiển ghi dịch dịch phải dịch trái

6.3.4.Bộ ghi dịch làm đếm vòng

đếm vòng Mã đếm vòng loại mã đơn giản phương pháp mã hoá giải mã Bảng 6.5 cho ta mã đếm vòng 10 bit

Bảng 6.5: Mã đêm vòng 10 bit

Thập phân Mã đếm vòng

1

0000000001 0000000010 0000000100 0000001000 0000010000 0000100000 0001000000 0010000000 0100000000 1000000000

Từ bảng trạng thái ta thấy tổ hợp mã có bit 1, bit cịn lại bit Như đếm từ đến 9, ta thấy đầu lên 1, việc đếm (giải mã) tiến hành cách dịch liên tiếp bit từ phải qua trái

Hình 6.14 sơ đồ nguyên lý đếm vòng bit

Hình 6.14: Sơ đồ ngun lý bộđếm vịng bit Dùng bit nên có 16 tổ hợp xuất hiện:

CHƯƠNG 7 CHUYỂN ĐỔI TÍN HIỆU 7.1.TÍN HIỆU TƯƠNG TỰ VÀ TÍN HIỆU SỐ

Tín hiệu tương tự (analog) thường điện dịng điện có dạng biến thiên liên tục theo thời gian Thơng tin mà tín hiệu tương tự muốn truyền đạt cho người biên độ Biên độ hàm theo thời gian

u = f(t) i = g(t)

Tùy theo dạng f g mà ta kết luận chất tín hiệu u, i Tín hiệu liên tục biến đổi cách liên tục giá trị cực đại cực tiểu điện áp hay dịng điện

Tín hiệu số (digital) chứa thơng tin vị trí xung hay thay đổi đột ngột biên độ (so với tín hiệu thời gian chuẩn) trị số tuyệt đối biên độ xung khơng quan trọng

Tín hiệu số có hai mức gián đoạn (ứng với trạng thái mạch lật) điện áp Các thông tin cần xữ lý dạng số dạng tương tự, tính tốn xữ lý thơng tin máy tính lại hoạt động theo chế nhị phân Vì ta phải chuyển tín hiệu khơng phải số thành số (ADC), sau tính tốn, xữ lý xong kết cần phải hiển thị theo tín hiệu tương tự nhờ chuyển đổi số tương tự (DAC)

Như vậy, chất hai loại tín hiệu tương tự số hồn tồn khác nhau.Tín hiệu tương tự thường gặp thực tế tính chất liên tục theo thời gian phù hợp với tượng vật lý thơng thường Cịn tín hiệu số xuất thiết bị số, thường dùng hình thức trung gian thuận tiện việc đo lường, tính tốn xữ lý tín hiệu, thường khơng xuất trực tiếp tượng thực tế Để thực việc ghép nối hệ thống số với thiết bị tương tự, phải thực việc chuyển đổi hai loại tín hiệu

7.2 BỘ BIẾN ĐỔI SỐ - TƯƠNG TỰ 7.2.1 Khái niệm

Bộ biến đổi Số - Tương tự DAC (Digital Analog Converter) có sơ đồ khối tổng qt hình 7.1

DAC tiếp nhận mã số n bit nhị phân song song lối vào biến đổi thành điện áp dòng điện tương ứng lối Dòng điện điện áp từ DAC hàm mã số lối vào có biến thiên phù hợp với mã số

Điện áp Ui gọi U chuẩn, điện áp chiều (DCV) ổn định nằm DAC Điện áp U0 có phân chia điện áp chiều

Ta có bảng trạng thái DAC bit (bảng 7.1) Bảng 1:Bảng trạng thái DAC bit

Vào nhị phân Dòng

A3 A2 A1 A0

Ra tương tự (V) 10 11 12 13 14 15 16

0 0 0 0 0 1 1 1 1

0 10 11 12 13 14 15 Từ bảng trạng thái ta có:

Dịng 1: Tất đầu vào 0, đầu Volt

Dòng 2: Ứng với đầu vào A0 hoạt động mức 1, lúc đầu vào A3 A2 A1 A0 0001 đầu cho ta Volt

Dòng 3: Ứng với đầu vào A1 hoạt động mức 1, lúc đầu vào A3 A2 A1 A0 0010 đầu cho ta điện áp volt

Dòng 5: Ứng với đầu vào A2 hoạt động mức 1, lúc đầu vào A3 A2 A1 A0 0100 đầu cho ta điện áp volt

Như cần có cân đầu vào A3 A2 A1 A0 Sự cân cho A3, cho A2, cho A1và cho A0

Từ ta thấy DAC phải có sơ đồ khối hình 7.2

Hình7.2:Sơđồ khối tổng quát DAC

DAC cấu tạo từ phần chức năng:

a/ Điện áp chiều DCV chuẩn ổn định: DAC phân chia điện áp theo số nhị phân đầu vào, để có điện áp

b/ Lưới điện trở: Lưới cân trị số cho thích hợp với đầu vào nhị phân 8421

c/ Bộ khuếch đại tổng: Đưa điện áp theo bảng chân lý Thông thường khuếch đại tổng vi mạch thuật toán Lưới điện trở làm thay đổi hệ số khuếch đại mạch khuếch đại tổng, nhờ ta có điện áp tương ứng

Như vậy, đầu vào DAC chuyển mạch tương tự, điều khiển số nhị phân mà ta muốn chuyển đổi sang tương tự, số nhị phân mức chuyển mạch tương ứng đóng lại, mức mở Các chuyển mạch nối điện trở tương ứng với vi mạch làm thay đổi hệ số khuếch đại vi mạch tạo nên dòng điện điện áp đầu tương ứng với mã số đầu vào

Đặc tuyến DAC lý tưởng với mã nhị phân bit mơ tả hình 7.3

Đại lượng tương tự không liên tục mà rời rạc, tám giá trị có Mỗi giá trị ứng với tổ hợp mã nhị phân bit đầu vào

Với DAC bit, điện áp từ đến 10V (FS = 10V) điện áp cực đại có 8,75V Độ lớn nấc điện áp ứng với chuyển dịch bit đầu vào n

2 FS

, nất điện áp 3

2 10V

= 1,25V

Tuỳ ứng dụng ta dùng DAC với số bit khác DAC có số bit lớn khoảng cách điện áp nất nhỏ, độ phân giải cao Cũng với FS = 10V DAC bit có 256 mức điện áp khác nhau, nất điện áp là: 3,906 mV

7.2.2 Bộ biến đổi số - tương tự loại điện trở trọng lượng (weighted resistor)

Đây phương pháp đơn giản để xây dựng DAC Mạch DAC loại điện trở trọng lượng gồm có nguồn điện áp chuẩn, khóa logic, điện trở với trị số có tỷ lệ sau: R, R/2, R/4, R/8 R/ 2n-1, vi mạch tuyến tính làm nhiệm vụ khuếch đại tổng

Xét DAC bit loại điện trở trọng lượng với sơ đồ nguyên lý hình 7.4

Hình 7.4:Sơđồ nguyên lý DAC bit loại điện trở trọng lượng

Uin: Điện áp chuẩn chiều ổn định R1, R2, R3, R4: Lưới điện trở

IC: Bộ khuếch đại tổng, vi mạch thuật toán Rf: điện trở hồi tiếp

số đầu vào

Từ sơ đồ nguyên lý ta thiết lập bảng trạng thái cho DAC

Dòng (0000): Tất khóa K tắt Điện áp vào điện áp Dịng (0001): Khóa K0 nhận bit nên đóng lại, ta tính điện áp DAC : Hệ số khuếch đại điện áp sơ đồ :

133 , 150000 20000 R R K in f

u = = =

Từ công thức tính điện áp DAC :

U0 = Uin x Ku = x 0,133 # 0,4 V

Dịng (0010): Khóa K1 nhận bit nên đóng lại Tương tự trên, ta có điện áp tương ứng: 0,8V 3x0,266 V 0,266 75000 20000 K out u = = = =

Dòng 5(0100): Khóa K2 nhận bit nên đóng lại Tương tự trên, ta có điện áp tương ứng: 1,6V 3x0,533 V 0,533 37500 20000 K out u = = = =

Dịng (0110): khóa K1 K2 nhận bit nên đóng Trường hợp ta phải tính điện trở vào tương đương:

25000Ω R R R R R 2

in = + =

2,4V 3x0,8 V 0,8 25000 20000 K out u = = = =

Với phương pháp tính tương tự, ta tính điện áp cho tất dòng lại Từ kết nhận trên, ta viết bảng trạng thái DAC bảng 7.2 Bảng 7.2: Bảng trạng thái DAC bit

Dòng Vào nhị phân A3 A2 A1 A0

Ra tương tự (V)

2

0 0 0

5 10 11 12 13 14 15 16

0 0 0 1 1 1 1

1,6 2,0 2,4 2,8 3,2 3,6 4,0 4,4 4,8 5,2 5,6 6,0

Ta dùng phương pháp sau để tính điện áp cho dòng:

Từ sơ đồ nguyên lý ta thấy: Khi khóa K nối với điện áp nguồn chuẩn Uin cung cấp cho vi mạch tuyến tính dịng điện có cường độ:

) a a a (a R R U U 0 n n n n n n f in

ra = + + + +

− − − − −

− (7.1)

trong A0 ÷ An-1 có giá trị

Thí dụ: Ở đầu vào tiếp nhận thông tin số bit 1011 (số 11), tác dụng bit nhị phân khóa K0, K1, K3 đóng lại, dịng điện tổng Itg chảy qua vi mạch tuyến tính Ta : R U R U R U

I in in ch tg = + +

R U 11 ) R R R ( U I in in

tg = + + =

Vậy Ura = ItgRf = in Rf R U 11

Thử lại cơng thức tổng qt (7.1) ta có: Ura = Uin

R Rf

(23 + 21 +20) = in Rf R U 11

7.2.3 Bộ biến đổi số tương tự loại điện trở R - 2R

Bộ DAC loại điện trở trọng lượng có ưu điểm đơn giản, có khuyết điểm độ xác tính ổn định kết phụ thuộc nhiều vào độ xác điện trở Khi số bit thông tin số tăng lên trị số điện trở lưới điện trở tăng lên, trị số điện trở phải có tỷ lệ định, tuân theo quy luật cho bit Chế tạo điện trở có tỉ lệ khó khăn tốn Ngồi ra, điện áp phụ thuộc vào độ ổn định điện áp vào

Giải khuyết điểm DAC loại điện trở trọng lượng, người ta chế tạo loại DAC R - R Lưới điện trở loại khơng địi hỏi tỷ lệ trị số điện trở, Các điện trở lưới điện trở có trị số R 2R (ví dụ 10 kΩ 20 kΩ) gọi lưới chia điện Độ xác DAC cịn phụ thuộc vào độ ổn định điện áp nguồn điện vào Khuyết điểm loại số lượng điện trở nhiều so với DAC loại điện trở trọng lượng với số bit Hình 7.5 sơ đồ nguyên lý DAC bit loại R- 2R

Hình 7.5:Sơđồ nguyên lý DAC bit loại R-2R

nối đất Lưới điện trở DAC R- 2R vẽ theo mạng điện trở hình T Sơ đồ nguyên lý DAC vẽ lại hình 7.6

Hình 7.6:Sơđồ nguyên lý DAC bit R- 2R

Gọi Itg dòng điện tổng chảy qua vi mạch khóa K tương ứng với số nhị phân đầu vào đóng lại, Ta có: Ura = ItgRf

Một cách tổng quát với DAC R – 2R n bit (từ A0 An-1) ta tính theo công thức sau:

) a a (a R R U

U n n n n 0

nf in

ra = + + +

− − − −

(7.2) Trong A0 ÷ An-1 có giá trị

Thí dụ: Ở đầu vào DAC tiếp nhận số nhị phân bit 10101 (số 21)

Ta có bit có trọng lượng nhỏ nên chuyển mạch 20 nối với Uin dịng điện cung cấp cho vi mạch tuyến tính:

32R U 2R 16 U )

I(20 = in = in 8R U 2R U )

I(22 = in = in 2R U 2R U )

I(24 = in = in

Itg = I(20) + I(22) + I(24) = ) 2R 8R 32 (

Uin + +

Mà Ura = Rf Itg

Nên )

2R 8R 32 ( R U

Ura = in f + + = )

) 32R

21 ( U R ) 2 (2 R

R U

U f in

5 f in

ra = + + =

7.2.4.Độ phân giải

Độ phân giải DAC đặc trưng quan trọng, đo số bit tín hiệu vào hay đo bước nhảy đầu so với tồn thang

Thí dụ: DAC bit bước nhảy cực tiểu điện áp đầu 1/15 tồn thang Ta có biểu thức xác định độ phân giải :

x100

1

Re00= n − với n số bit tín hiệu vào Đối với DAC bit ta có

e00 4 x100 6,700

2

R =

− =

Nghĩa giá trị nhị phân, điện áp DAC biến đổi 6,7% điện áp cực đại đầu

Tương tự độ phân giải DAC bit : e00 5 x100 3,200

1

1

R =

− =

Như so với DAC bit, DAC bit có độ phân giải cao Một DAC cịn đánh giá độ xác, độ tuyến tính tốc độ hoạt động

7.2.5: Vi mạch chuyển đổi số - tương tự

Để thực việc chuyển đổi số - tương tự, ta dùng vi mạch AD75421 Đây vi mạch 12 bit CMOS loại R – 2R, có sơ đồ chân hình 7.7

7.3 BỘ BIẾN ĐỔI TƯƠNG TỰ - SỐ 7.3.1 Khái niệm

Các thơng tin (điện áp, dịng điện ) thường dạng tương tự, muốn tiện cho việc xữ lý ta phải biến đổi sang dạng số, việc biến đổi thực nhờ biến đổi tương tự - số ADC (Analog Digital Converter), nghĩa điện áp liên tục đầu vào cho ta tín hiệu số tương ứng đầu (Hình 7.8)

Hình 7.8:Bộ biến đổi tương tự - số

Xung nhịp: Do máy phát xung có tần số khơng đổi tạo ra, xung đưa vào

cổng G

Lối vào tương tự:Nơi nhận điện áp tương tự cần biến đổi thành số

Q trình biến đổi tín hiệu số sang tương tự minh hoạ đặc tuyến truyền đạt DAC bit hình 7.9 Tín hiệu tương tự UA chuyển thành tín hiệu có dạng bậc thang Với đặc tuyến truyền đạt vậy, phạm vi giá trị UA biểu diễn giá trị đại diện số thích hợp Các giá trị đại diện số giá trị rời rạc Với

Hình 7.9:Đặc tuyến truyền đạt chuyển đổi tương tự - số ADC N bit nất hình thang chiếm giá trị:

1 max −

= = AN

LSB U U

Với UAmax giá trị cực đại điện áp tương tự đầu vào chuyển đổi

Giá trị ULSB Q gọi mức lượng tử (một nất hình thang) Tín hiệu số nhận đầu tín hiệu rời rạc, nên q trình chuyển đổi xuất sai số gọi sai số lượng tử ∆uQ

2 Q ΔUQ=

7.3.2 Bộ biến đổi Tương tự - Số ADC:

Bộ chuyển đổi tương tự - số ADC thường có sơ đồ ngun lý sau (Hình 7.10)

Hình 7.11: Sơđồ khối chuyển đổi tương tự - số ADC

Một máy phát xung có tần số không đổi, cung cấp xung cho cổng G Cổng mở lối so sánh điện áp Số xung sau qua cổng đếm đếm số 2, ngõ đếm lối ADC, tín hiệu số tương ứng với tín hiệu tương tự cần chuyển đổi Số nhị phân lối đếm đưa vào biến đổi Số - Tương tự DAC Lối DAC điện áp hồi tiếp tỉ lệ với số xung qua cổng Chừng mà điện áp hồi tiếp Uf nhỏ điện áp tương tự UA cần biến đổi cổng cịn mở cho xung vào đếm Khi điện áp hồi tiếp lớn điện áp tương tự cần biến đổi lối so sánh cổng G đóng lại khơng cho xung nhịp vào đếm Do số đếm ghi máy đếm số nhị phân biểu điễn điện áp tương tự lối vào

Bảng 7.3 cho ta bảng trạng thái ADC bit Bảng 7.3: Bảng trạng thái ADC bit

Dòng Vào tương tự (V)

Ra nhị phân A3 A2 A1 A0

2

0 0,2 0,4 0,6

5 10 11 12 13 14 15 16 0,8 1,0 1,2 1,4 1,6 1,8 2,0 2,2 2,4 2,6 2,8 3,0

0 0 0 1 1 1 1

Để biết hoạt động ADC trên, ta giả thiết đưa vào đầu vào biến đổi điện áp 0,75 Volt Theo bảng chân lý đầu 0100

Giả sủ bảng trạng thái DAC có cấu trúc ADC bảng 7.4, ta phân tích chu kỳ xảy ADC khảo sát Các chu kỳ thực tế xảy nhanh (Bảng 7.5)

Bảng 7.4:Bảng trạng thái DAC cấu trúc ADC khảo sát

Vào nhị phân Dòng

A3 A2 A1 A0

Ra tương tự (V) 10 11 12 13 14

0 0 0 0 0 1 1 1

15 16

1

2, 3, Bảng 7.5: Mô tả hoạt động ADC

Chu kỳ Đơn vị Trạng thái đầu vào Kết đầu

1

2

3

4

5

Bộ so sánh Cổng Và

Bộ đếm Bộ số

ADC Bộ so sánh

Cổng VÀ Bộ đếm Bộ số

DAC Bộ so sánh

Cổng VÀ Bộ đếm Bộ số

DAC Bộ so sánh

Cổng VÀ Bộ đếm Bộ số

DAC Bộ so sánh

Cổng VÀ Bộ đếm

A = 0,75 V , B = V A > B E =1, C =

Nhận xung nhịp thứ Đầu A hoạt động Nhận số nhị phân 0001

A = 0,75 V , B = 0,2V A > B E = 1, C = Nhận xung nhịp thứ hai

Đầu B hoạt động 0010

A = 0,75 V , C = 0,4V A > B E = 1, B = Nhận xung nhịp thứ ba

Đầu A B hoạt động Nhận số nhị phân 0011

A = 0,75 V , C = 0,6V A > B E = 1, B = Nhận xung nhịp thứ tư

Đầu C hoạt động Nhận số nhị phân 0100

A = 0,75 V , B = 0,8V A < B E E = 1, C =

Không nhận xung nhịp

C = F = cổng VÀ mở Đếm xung nhịp thứ

Hiễn thị 0001 Điện áp ra: 0,2V

C = F = cổng VÀ mở Đếm xung nhịp thứ hai

Hiễn thị 0010 Điện áp ra: 0,4V

C =

F = cổng VÀ mở Đếm xung nhịp thứ ba

Hiễn thị 0011 Điện áp ra: 0,6V

C =

F = cổng VÀ mở Đếm xung nhịp thứ tư

Hiễn thị 0100 Điện áp ra: 0,8V

C =

Bộ số DAC

Đầu C hoạt động Vẫn nhận số nhị phân 0100

Vẫn hiển thị 0100 Điện áp : 0,8V

Ở chù kỳ 1, so sánh có A = 0,75 V , B = 0V, đầu so sánh mức 1, theo tính chất cổng VÀ, ta có lối mức (cả lối vào 1) Cổng VÀ cho xung đếm thứ vào đếm Bộ đếm tăng lên (đếm đến 0001) Bộ thị số số 0001 Bộ biến đổi số tương tự (DAC) nhận số 0001 đầu vào cho điện áp tương ứng 0,2 Volt lối (xem bảng 7.5) Điện áp điện áp hồi tiếp đưa đầu vào B so sánh

Các chu kỳ tương tự vậy, chu kỳ thứ điện áp hồi tiếp lấy từ biến đổi DAC 0,8 V Chu kỳ thứ sau: Bộ so sánh có đầu A = 0,75 V đầu B = 0,8 V Vậy A < B nên lối so sánh C= Cổng VÀ có lối vào nhận mức thấp, đầu mức 0, cổng VÀ đóng lại, đếm nhị phân khơng nhận xung đếm, dừng đếm 0100 Như cho ADC nhận điện áp tương tự 0,75 V lối vào, ta nhận số nhị phân 0100 lối

TÀI LIỆU THAM KHẢO

-Võ Tri An.1996 Kỹ thuật điện tử sốứng dụng NXB Khoa học Kỹ thuật, Hà nội

-Đặng Văn Chuyết 2002 Điện tử số.NXB Giáo dục, Hà nội

-Nguyễn Khang Cường 1987 Kỹ thuật mạch vi NXB Khoa học Kỹ thuật, Hà nội

-Phan văn Đường 2001 Vi mạch - Điện tử số ĐHSP Huế

-Lương Ngọc Hải 2004 Kỹ thuật Xung - số NXB Giáo dục, Hà nội

-Huỳnh Đắc Thắng.1986 Kỹ thuật số thực hành NXB Khoa học Kỹ thuật, Hà nội

-Nguyễn Thuỳ Vân.2001 Kỹ thuật số.NXB Khoa học kỹ thuật, Hà nội

-Phạm Minh Việt - Trần Công Nhượng.1999 Kỹ thuật mạch điện tử phi tuyến NXB Giáo dục, Hà nội

-V.T.Frolkin.1982 Pulse Circuits Mir Puplishers, Moscou

-Roger L.Tokheim 1995 Digital Electronic Mc Graw Hill book, NewYork

-Victor H Grinch 1977 Introduction to Intergrated Circuits Mc Graw Hill book, NewYork

- Motorola 1992 Digital IC data book

- MicrosoftEncarta Reference Library 2002

-Lạc Việt tự điển 2002 -http://Wikipedia.org

MỤC LỤC

CHƯƠNG VI MẠCH ( I.C.)

1.1 KHÁI NIỆM MỞĐẦU

1.2 ĐẠI CƯƠNG VỀ VI MẠCH

1.2.1 Cấu tạo

1.2.2.Lịch sử vi mạch

1.2.3.Vỏ của vi mạch

1.3.VI MẠCH TUYẾN TÍNH 10

1.3.1 Ký hiệu : Vi mạch tuyến tính có ký hiệu hình 1.10 10

1.3.2 Mạch khuếch đại vi sai 11

1.3.3 Sơđồ nguyên lý một vi mạch tuyến tính: 12

1.3.4 Các cách mắc cơ bản của vi mạch tuyến tính: 14

1.3.5 Ứng dụng của Vi mạch thuật toán để thực hiện phép tính cơ bản: 15

1.3.6 Ứng dụng vào bộ khuếch đại 17

1.4.VI MẠCH LOGIC 22

1.4.1 Tổng quan: 22

1.4.3 Một số IC số thông dụng 24

CHƯƠNG 2 CƠ SỞ TOÁN HỌC CỦA ĐIỆN TỬ SỐ 26

2.1 KHÁI NIỆM VỀ THÔNG TIN VÀ MÃ 26

2.1.1 Thông tin : 26

2.1.2.Phân loại thông tin 26

2.1.3 Mã ( code ) 27

2.2 CÁC HỆ THỐNG ĐẾM SỐ : 27

2.2.1 Định nghĩa : 27

2.2.2 Nguyên lý chung của hệđếm : 29

2.2.3 Phương pháp chuyển đổi giữa hệđếm : 30

2.3 CÁC MÃ NHỊ PHÂN ĐẶC BIỆT 32

2.3.1 Mã BCD (Binary Coded Decimal ) 33

2.3.2 Mã Gray 34

2.3.3 Mã đếm vòng 35

2.3.4 Mã ký tự 35

2.4 CÁC PHÉP TÍNH SỐ HỌC TRONG HỆ NHỊ PHÂN 37

2.4.1 Phép cộng nhị phân 37

2.4.2 Phép trừ nhị phân 37

2.4.3 Phép nhân nhị phân 39

2.4.4 Phép chia nhị phân 40

2.5 PHÉP CỘNG BCD 40

2.5.1: Cộng hai mã BCD có kết quả nhỏ hơn 10: 40

2.5.2 Cộng hai mã BCD có kết quả lớn hơn 9 41

2.5.3 Phép cộng BCD có dấu 41

2.6 CÁC HÀM ĐẠI SỐ LOGIC 42

2.6.1 Định nghĩa vềđại số Logic : 42

2.6.2 Các toán tử Logic 43

2.6.3 Giãn đồ Venn 44

CHƯƠNG 3 CÁC CỔNG LOGIC 50

3.1.KHÁI NIỆM CHUNG 50

3.2 CÁC CỔNG LOGIC CƠ SỞ: 50

3.2.1 Cổng HOẶC (OR) 50

3.2.2.Cổng VÀ (AND) 51

3.2.3.Cổng KHÔNG (NO) 51

3.3 CÁC CỔNG LOGIC GHÉP 52

3.3.1.Cổng KHÔNG VÀ (NAND) 52

3.3.2.Cổng KHÔNG HOẶC ( NOR ) 52

3.4 CỔNG KHÁC DẤU 52

3.4.1 Cổng HOẶC loại trừ ( Exclusive OR ) 52

3.4.2 Cổng KHÔNG HOẶC loại trừ (Exclusive NOR ) 53

3.5 CỔNG LOGIC TRẠNG THÁI TS (THREE STATE) 55

3.6 CÁC MẠCH LOGIC CƠ BẢN 57

3.6.1 Họ DDL (Diode Diode Logic) 57

3.6.2 Họ Logic DTL (Diode Transistor Logic) 57

3.6.3 Họ logic RTL (Resistor Transistor Logic) 58

3.6.4 Cổng logic họTTL (Transistor Transistor Logic) 59

3.6.5 Cổng logic họ ECL ( Emitter Coupled Logic ) 60

3.7 CỔNG LOGIC CÓ ĐẦU RA TRẠNG THÁI TS (THREE STATE): 61

3.8.CÁC KHỐI CỔNG LOGIC THÔNG DỤNG 62

3.8.1: Vi mạch logic loại TTL/LS: 62

3.8.2: Vi mạch logic loại CMOS: 63

CHƯƠNG IV TRIGGER 64

CHƯƠNG IV TRIGGER 64

4.1 KHÁI NIỆM CHUNG: 64

4.1.1.Mô tả Trigger hoạt động 64

4.1.2.Hoạt động của Trigger 64

4.1.3.Phân loại trigger 66

4.3 TRIGGER RS (RSFF SET - RESET FLIP FLOP ) 67

4.3.1 RSFF điều khiển trực tiếp: 67

4.3.2 RSFF điều khiển đồng bộ: 68

4.3.3: Phương trình đặc trưng của RSFF: 69

4.4 TRIGGER JK (JUMP KEEP FLIP FLOP) 70

4.4.1 Ký hiệu: 70

4.4.2 Sơđồ logic: 70

4.4.3.Tác dụng của đầu vào đặc biệt: 71

4.5.TRIGGER D (DELAY FLIP FLOP ) 72

4.5.1 Ký hiệu: 72

4.5.2 Sơđồ logic: 72

4.5.3.Tạo DFF từ JKFF: 73

4.6.TRIGGER T (TOGGLE) 73

4.6.1 Ký hiệu: 73

4.6.2 Tạo TFF từ JKFF: 74

4.7: TRIGGER CHỦ - TỚ (MASTER – SLAVE) 74

4.7.2 RSFF chủ tớ: 75

CHƯƠNG 5 CÁC HỆ LOGIC TỔ HỢP 77

5.I KHÁI NIỆM 77

5.2 MÃ HOÁ 78

5.2.1Khái niệm: 78

5.2.2.Bộ mã hóa thập phân- BCD77 78

5.2.3.Bộ mã hóa bát phân – nhị phân 81

5.3 GIẢI MÃ 81

5.3.1 Khái niệm 81

5.3.2 Bộ giải mã nhị-bát phân 81

5.3.3 Bộ giải mã BCD thập phân 82

5.4 CÁC HỆ CHUYỂN ĐỔI MÃ 83

5.4.1.Bộ chuyển đổi mã BCD mã (seven segment) 83

5.4.2.Chuyển đổi mã hệ – Gray 86

5.4.3.Chuyển đổi mã Gray sang nhị phân 87

5.5 BỘ SO SÁNH: 88

5.5.1: Khái niệm: 88

5.5.2.Bộ so sánh hai số nhị phân bit 88

5.6 MẠCH SỐ HỌC: 90

5.6.1 Mạch bán cộng 90

5.6.2.Mạch cộng toàn phần (full Adder) 91

CHƯƠNG 6 HỆ LOGIC TUẦN TỰ 94

6.1.KHÁI NIỆM 94

6.1.KHÁI NIỆM 94

6.2 BỘĐẾM 94

6.2.1: Bộđếm không đồng bộ 95

6.2.2.bộđếm đồng bộ 99

6.3 BỘ GHI DỊCH (Shift Register) 102

6.3.1 Bộ ghi dịch một hướng: 102

6.3.2 Bộ ghi dịch hai hướng: 103

6.3.3.Bộ ghi dịch dùng vi mạch: 104

6.3.4.Bộ ghi dịch làm bộđếm vòng 104

CHƯƠNG 7 CHUYỂN ĐỔI TÍN HIỆU 106

7.1.TÍN HIỆU TƯƠNG TỰ VÀ TÍN HIỆU SỐ 106

7.2 BỘ BIẾN ĐỔI SỐ - TƯƠNG TỰ 106

7.2.1 Khái niệm 106

7.2.2 Bộ biến đổi số - tương tự loại điện trở trọng lượng (weighted resistor) 109

7.2.3 Bộ biến đổi số tương tự loại điện trở R - 2R 112

7.2.4.Độ phân giải 114

7.2.5: Vi mạch chuyển đổi số - tương tự. 114

7.3 BỘ BIẾN ĐỔI TƯƠNG TỰ - SỐ 115

7.3.1 Khái niệm 115