Trắc nghiệm, bài giảng pptx các môn chuyên ngành Y dược và các ngành khác hay nhất có tại “tài liệu ngành Y dược hay nhất”; https://123doc.net/users/home/user_home.php?use_id=7046916. Slide bài giảng môn tổ chức và kiến trúc máy tính ppt dành cho sinh viên chuyên ngành công nghệ - kỹ thuật và các ngành khác. Trong bộ sưu tập có trắc nghiệm kèm đáp án chi tiết các môn, giúp sinh viên tự ôn tập và học tập tốt môn tổ chức và kiến trúc máy tính bậc cao đẳng đại học chuyên ngành công nghệ - kỹ thuật và các ngành khác
NLU-FIT Basic Computer Networks Tổ chức kiến trúc máy tính Chương 05 BỘ NHỚ TRONG NHỮNG ĐIỂM CHÍNH NLU-FIT Basic Computer Networks Hai hình thức chất bán dẫn nhớ truy cập ngẫu nhiên RAM động (DRAM) RAM tĩnh (SRAM) SRAM nhanh hơn, tốn hơn, dày đặc DRAM, sử dụng cho nhớ cache DRAM sử dụng cho nhớ kỹ thuật sửa lỗi thường sử dụng hệ thống nhớ Liên quan đến việc thêm bit dư thừa mà có chức bit liệu để tạo thành mã sửa lỗi Nếu lỗi bit xảy ra, mã phát sửa lỗi Để bù đắp cho tốc độ tương đối chậm DRAM, số tổ chức DRAM tiên tiến giới thiệu Hai phổ biến DRAM đồng Rambus DRAM Cả hai liên quan đến việc sử dụng đồng hồ hệ thống để cung cấp cho việc chuyển giao khối liệu NLU-FIT Basic Computer Networks Tổ chức kiến trúc máy tính 5.1 Bộ nhớ bán dẫn 5.1.1 tổ chức NLU-FIT Basic Computer Networks Các yếu tố nhớ bán dẫn tế bào nhớ Mặc dù loạt công nghệ điện tử sử dụng, tất tế bào nhớ bán dẫn chia sẻ số đặc tính: Chúng thể hai trạng thái ổn định (hoặc semistable), sử dụng để đại diện cho nhị phân Chúng có khả viết vào (ít lần), để thiết lập trạng thái Chúng có khả đọc để biết trạng thái chúng 5.1.1 tổ chức NLU-FIT Basic Computer Networks Thông thường nhất, tế bào có ba thiết bị đầu cuối chức có khả mang tín hiệu điện Hình 5.1 Hình 5.1 Hoạt động tế bào nhớ 5.1.1 tổ chức NLU-FIT Basic Computer Networks Các lựa chọn thiết bị đầu cuối, tên gọi của, chọn tế bào nhớ cho đọc viết hoạt động Các thiết bị đầu cuối kiểm soát cho biết đọc viết.Đối với văn bản, thiết bị đầu cuối khác cung cấp tín hiệu điện mà trạng thái tế bào để Để đọc, thiết bị đầu cuối sử dụng cho đầu trạng thái tế bào 5.1.2 DRAM SRAM NLU-FIT Basic Computer Networks Danh sách loại nhớ bán dẫn 5.1.2 DRAM SRAM NLU-FIT Basic Computer Networks Một RAM động (DRAM) thực với tế bào lưu trữ liệu điện tích tụ điện Sự diện hay vắng mặt điện tích tụ điện hiểu số nhị phân Bởi tụ điện có xu hướng tự nhiên để xả, RAMS động địi hỏi phí định kỳ làm để trì lưu trữ liệu Các thuật ngữ động đề cập đến xu hướng phí lưu trữ bị rị rỉ ra, nguồn điện liên tục sử dụng Một RAM tĩnh (SRAM) tổ chức liệu miễn điện cung cấp cho 5.1.2 DRAM SRAM SRAM SO VỚI DRAM Cả hai RAM tĩnh RAM động không ổn định; là, điện phải liên tục cung cấp cho nhớ để bảo tồn giá trị bit Một tế bào nhớ động đơn giản nhỏ tế bào nhớ tĩnh Do đó, DRAM dày đặc ( tế bào nhớ nhỏ nhiều đơn vị diện tích) tốn so với SRAM tương ứng Mặt khác, DRAM đòi hỏi mạch làm hỗ trợ NLU-FIT Basic Computer Networks NLU-FIT Basic Computer Networks 10 5.1.2 DRAM SRAM Đối với liệu lớn, chi phí cố định mạch làm lớn nhiều cho chi phí biến đổi nhỏ tế bào DRAM Do đó, DRAM có xu hướng ưa chuộng cho yêu cầu nhớ lớn Một điểm cuối SRAM thường có phần nhanh DRAM Do đặc điểm tương đối, SRAM sử dụng cho nhớ cache (cả chip), DRAM sử dụng cho nhớ NLU-FIT Basic Computer Networks 22 5.1.5 Chip đóng gói Hình 5.4 Bộ nhớ gói Pins tín hiệu tiêu biểu 5.1.5 Chip đóng gói 23 NLU-FIT Basic Computer Networks Địa từ truy cập Đối với triệu từ, tổng cộng 20 (220 = 1M) chân cần thiết (A0-A19) Các liệu đọc ra, bao gồm dòng (D0-D7) Việc cung cấp điện cho chip (VCC) Một chân mặt đất (VSS) Một chip cho phép (CE) chân Bởi có nhiều chip nhớ, số kết nối đến bus địa chỉ, chân CE sử dụng để hay không địa hợp lệ cho chip Một chương trình điện áp (Vpp) cung cấp trình (các hoạt động ghi) 5.1.5 Chip đóng gói NLU-FIT Basic Computer Networks 24 Một cấu hình DRAM chân điển hình thể hình 5.4b, cho chip 16-Mbit tổ chức 4M x Có số khác biệt từ chip ROM Bởi nhớ RAM cập nhật, chân liệu đầu vào / đầu Việc viết cho phép (WE) đầu cho phép (OE) Pin cho biết ghi đọc hoạt động Bởi DRAM truy cập hàng cột, địa ghép, có 11 chân địa cần thiết để xác định kết hợp 4M hàng / cột (211x 211 = 222 = 4M) Các chức địa chọn hàng (RAS) địa chọn cột (CAS) chân cố định trước Cuối cùng, khơng có kết nối (NC) pin cung cấp để có số chẵn chân Basic Computer Networks 25 5.1.6 Tổ chức module Nếu chip RAM chứa bit từ, sau rõ ràng cần số chip số bit từ Như ví dụ, hình 5.5 cho thấy cách môđun nhớ bao gồm 256K từ 8-bit tổ chức NLU-FIT Đối với 256K từ, địa 18-bit cần thiết cung cấp cho mơđun từ nguồn bên ngồi (ví dụ, dịng địa bus mà module đính kèm) Các địa thưởng tạo cho từ đến 256K chip 1-bit, số cung cấp đầu vào / đầu bit NLU-FIT Basic Computer Networks 26 5.1.6 Tổ chức module Tổ chức hoạt động miễn kích thước nhớ số bit chip Trường hợp, nhớ lớn bình thường, mảng chip cần thiết Hình 5.6 cho thấy tổ chức có nhớ gồm 1M từ bit cho từ Trong trường hợp này, có bốn cột chip, cột có chứa 256K từ xếp hình 5.5 NLU-FIT Basic Computer Networks 27 5.1.6 Tổ chức module Hình 5.5 Tổ chức Bộ nhớ 256-Kbyte Basic Computer Networks 28 5.1.6 Tổ chức module Hình 5.6.Tổ chức Bộ nhớ Mbyte NLU-FIT Đối với triệu từ, 20 dòng địa cần thiết 18 bit quan trọng chuyển đến tất 32 mô-đun Các bậc cao bit đầu vào cho nhóm mơđun chọn logic mà gửi chip bật tính tín hiệu đến bốn cột mô-đun NLU-FIT Basic Computer Networks 29 5.2 Tổ chức DRAM tiên tiến Một tắc nghẽn hệ thống quan trọng sử dụng vi xử lý hiệu suất cao giao diện nhớ bên chủ yếu Giao diện đường quan trọng toàn hệ thống máy tính Các khối xây dựng nhớ chip DRAM, có nhiều thập kỷ; gần đây, có khơng có thay đổi đáng kể kiến trúc DRAM từ đầu năm 1970 NLU-FIT Basic Computer Networks 30 5.2 Tổ chức DRAM tiên tiến Trong năm gần đây, số cải tiến cho kiến trúc DRAM khám phá, số số có thị trường Các loại thống trị thị trường SDRAM, DDR-DRAM, RDRAM So sánh kết số lựa chọn thay DRAM NLU-FIT Basic Computer Networks 31 5.2 Tổ chức DRAM tiên tiến DRAM đồng Một hình thức sử dụng rộng rãi DRAM DRAM đồng (SDRAM) Không giống DRAM truyền thống_ không đồng bộ, SDRAM trao đổi liệu với xử lý đồng hóa với tín hiệu định thời bên chạy tốc độ đầy đủ bus vi xử lý / nhớ mà không áp đặt trạng thái chờ đợi 5.2 Tổ chức DRAM tiên tiến NLU-FIT Basic Computer Networks 32 Trong DRAM điển hình, xử lý trình bày địa mức điều khiển nhớ, tập hợp liệu vị trí đặc biệt nhớ đọc hay ghi vào DRAM Sau chậm trễ, thời gian truy cập, DRAM viết đọc liệu Trong chậm trễ truy cập thời gian thực, DRAM thực chức nội khác nhau, chẳng hạn kích hoạt điện dung cao dòng hàng cột, nhận liệu, định tuyến liệu thông qua đệm đầu Các xử lý đơn giản phải chờ thông qua chậm trễ này, làm chậm hiệu suất hệ thống Basic Computer Networks 33 5.2 Tổ chức DRAM tiên tiến NLU-FIT Với truy cập đồng bộ, DRAM di chuyển liệu vào kiểm soát hệ thống xung nhịp Các xử lý vấn đề khác dẫn địa thơng tin, chốt DRAM Các DRAM sau phản hồi số thiết lập chu kỳ xung nhịp CPU khơng phải chờ đợi, làm khác NLU-FIT Basic Computer Networks 34 5.2 Tổ chức DRAM tiên tiến Hiện có loại phiên nâng cao SDRAM, gấp hai lần tốc độ liệu SDRAM (DDR-SDRAM) vượt qua giới hạn lần chu kỳ SDRAM giới hạn thực tế gửi liệu đến vi xử lý lần bus chu kỳ xung nhịp DDRSDRAM gửi liệu đến vi xử lý hai lần chu kỳ xung nhịp, lần cạnh lên xung nhịp lần cạnh xuống NLU-FIT Basic Computer Networks 35 5.2 Tổ chức DRAM tiên tiến Rambus DRAM RDRAM, phát triển Rambus thông qua Intel cho vi xử lý Pentium Itanium Nó trở thành đối thủ cạnh tranh với SDRAM chip RDRAM gói dọc, với tất chân bên Các bus RDRAM đặc biệt cung cấp địa kiểm soát thông tin sử dụng giao thức khối định hướng không đồng Sau thời gian truy cập 480 ns ban đầu, điều tạo tốc độ liệu1,6 Gbps NLU-FIT Basic Computer Networks 36 Computer Organization and Architecture Chapter 6: External Memory (Reference) Reference: Computer Organization and Architecture Designing for Performance (8th Edition), William Stallings, Prentice Hall, Upper Saddle River, NJ 07458 ... Networks Tổ chức kiến trúc máy tính 5.1 Bộ nhớ bán dẫn 5.1.1 tổ chức NLU-FIT Basic Computer Networks Các yếu tố nhớ bán dẫn tế bào nhớ Mặc dù loạt công nghệ điện tử sử dụng, tất tế bào nhớ bán... thấy tổ chức có nhớ gồm 1M từ bit cho từ Trong trường hợp này, có bốn cột chip, cột có chứa 256K từ xếp hình 5.5 NLU-FIT Basic Computer Networks 27 5.1.6 Tổ chức module Hình 5.5 Tổ chức Bộ nhớ 256-Kbyte... Một hình thức khác nhớ bán dẫn nhớ flash (đặt tên tốc độ mà lập trình lại) Đầu tiên giới thiệu vào năm 1980, nhớ flash trung gian EPROM EEPROM chi phí chức Giống EEPROM, nhớ flash sử dụng cơng