Đang tải... (xem toàn văn)
Trắc nghiệm, bài giảng pptx các môn chuyên ngành Y dược và các ngành khác hay nhất có tại “tài liệu ngành Y dược hay nhất”; https://123doc.net/users/home/user_home.php?use_id=7046916. Slide bài giảng môn tổ chức và kiến trúc máy tính ppt dành cho sinh viên chuyên ngành công nghệ - kỹ thuật và các ngành khác. Trong bộ sưu tập có trắc nghiệm kèm đáp án chi tiết các môn, giúp sinh viên tự ôn tập và học tập tốt môn tổ chức và kiến trúc máy tính bậc cao đẳng đại học chuyên ngành công nghệ - kỹ thuật và các ngành khác
NLU-FIT Computer Organization and Architecture Tổ chức kiến trúc máy tính Chapter 04 BỘ NHỚ CACHE NHỮNG ĐIỂM CHÍNH Computer Organization and Architecture NLU-FIT Bộ nhớ máy tính tổ chức thành hệ thống phân cấp Ở cấp độ cao (gần để xử lý) đăng ký xử lý Tiếp đến nhiều cấp độ nhớ cache Khi nhiều cấp sử dụng, chúng ký hiệu L1, L2 Các hệ thống phân cấp tiếp tục với nhớ bên ngoài, với cấp độ thường đĩa cứng cố định, nhiều cấp độ bao gồm phương tiện di động ổ đĩa quang băng Là hệ thống phân cấp nhớ xuống , cách giảm chi phí / bit, dung lượng ngày tăng, tăng tốc độ truy cập Nếu nhớ cache thiết kế phù hợp, hầu hết thời gian xử lý yêu cầu từ nhớ có nhớ cache NLU-FIT Computer Organization and Architecture nhớ CACHE 4.1 Tổng quan Hệ thống nhớ máy tính NLU-FIT Computer Organization and Architecture 4.1.1 Các đặc điểm hệ thống nhớ hình 4.1 Đặc điểm hệ thống nhớ máy 4.1.1 Các đặc điểm hệ thống nhớ NLU-FIT Computer Organization and Architecture Một đặc tính rõ ràng nhớ dung lượng Đối với nhớ bên trong, điều thường biểu diễn dạng byte (1 byte bit) từ độ dài từ thường gặp 8, 16 32 bit Dung lượng nhớ bên thường biểu diễn theo byte Một khái niệm liên quan đơn vị truyền Đối với nhớ bên trong, đơn vị truyền tương đương với số lượng dòng điện vào khỏi mô-đun nhớ 4.1.1 Các đặc điểm hệ thống nhớ NLU-FIT Computer Organization and Architecture Các đơn vị truyền tính độ dài từ, thường lớn hơn, chẳng hạn 64, 128, 256 bit Hãy xem xét ba khái niệm liên quan cho nhớ trong: Word: Các đơn vị "tự nhiên" tổ chức nhớ Kích thước từ thường số bit sử dụng để đại diện cho số nguyên với chiều dài dẫn đơn vị địa chỉ: Trong số hệ thống, đơn vị địa từ Tuy nhiên, nhiều hệ thống cho phép giải mức byte Trong trường hợp, mối quan hệ độ dài bit A địa số N đơn vị địa 2A = N 4.1.1 Các đặc điểm hệ thống nhớ Đơn vị truyền: Đối với nhớ chính, số bit đọc ghi vào nhớ thời điểm Một cách phân biệt loại nhớ phương pháp tiếp cận đơn vị liệu Chúng bao gồm điều sau đây: truy cập tuần tự: NLU-FIT Computer Organization and Architecture Bộ nhớ tổ chức thành đơn vị liệu, gọi ghi Truy cập phải thực theo trình tự tuyến tính cụ thể Thời gian truy cập phụ thuộc vào vị trí liệu vị trí trước ví dụ băng từ 4.1.1 Các đặc điểm hệ thống nhớ Truy cập trực tiếp: khối riêng lẻ có địa truy nhập cách nhảy đến vùng lân cận với tìm kiếm Thời gian truy cập phụ thuộc vào vị trí vị trí trước ví dụ đĩa cứng NLU-FIT Computer Organization and Architecture Truy cập ngẫu nhiên: địa xác định địa điểm xác truy cập định thời độc lập với vị trí truy cập trước ví dụ RAM 4.1.1 Các đặc điểm hệ thống nhớ NLU-FIT Computer Organization and Architecture liên kết: Dữ liệu xác định cách so sánh với nội dung phần lưu trữ Thời gian truy cập độc lập với vị trí truy cập trước ví dụ nhớ cache Từ quan điểm người sử dụng, hai đặc điểm quan trọng nhớ công suất hiệu suất Ba thông số hoạt động sử dụng: Thời gian truy cập: Thời gian thể địa nhận liệu hợp lệ NLU-FIT Computer Organization and Architecture 10 4.1.1 Các đặc điểm hệ thống nhớ định thời chu kỳ nhớ: định thời yêu cầu cho nhớ để "phục hồi" trước truy cập định thời chu kỳ truy cập + phục hồi Tốc độ truyền tải: Đây tốc độ mà liệu chuyển vào khỏi đơn vị nhớ NLU-FIT Computer Organization and Architecture 29 4.3.3 Chức ánh xạ Bởi có dịng nhớ cache khối nhớ chính, thuật toán cần thiết cho việc ánh xạ khối nhớ vào dịng nhớ cache Hơn nữa, phương tiện cần thiết cho việc xác định khối nhớ chiếm dịng nhớ cache Ba kỹ thuật sử dụng: trực tiếp, kết hợp, thiết lập liên kết 4.3.3 Chức ánh xạ NLU-FIT Computer Organization and Architecture 30 Đối với tất ba trường hợp, ví dụ bao gồm yếu tố sau: Các nhớ cache giữ 64 KBytes Dữ liệu chuyển giao nhớ nhớ cache khối byte Điều có nghĩa nhớ cache tổ chức 16K = 214 dòng byte Bộ nhớ bao gồm 16 MB, với byte địa trực tiếp địa 24-bit (224 = 16 triệu) Như vậy, với mục đích ánh xạ, xem xét nhớ để bao gồm 4M khối byte NLU-FIT Computer Organization and Architecture 31 4.3.3 Chức ánh xạ ÁNH XẠ TRỰC TIẾP Các kỹ thuật đơn giản nhất, gọi ánh xạ trực tiếp, ánh xạ khối nhớ vào có dịng nhớ cache hình 4.8a ánh xạ trực tiếp 3.4.3 Chức ánh xạ 32 Các việc ánh xạ thể i = j modulo m Ở chỗ NLU-FIT Computer Organization and Architecture i = số dòng nhớ cache J = nhớ số khối m = số dịng nhớ cache Hình 4.8a cho thấy đồ cho khối m nhớ Mỗi Block nhớ ánh xạ thành dòng nhớ cache Các m khối ánh xạ nhớ vào cache kiểu; là, khối Bm nhớ ánh xạ vào dịng L0 nhớ cache, khối ánh xạ Bm + vào dòng L1, 33 3.4.3 Chức ánh xạ NLU-FIT Computer Organization and Architecture Các kỹ thuật ánh xạ trực tiếp đơn giản không tốn để thực Nhược điểm có vị trí nhớ cache cố định cho khối Như vậy, chương trình xảy để tham khảo từ nhiều lần từ hai khối khác ánh xạ vào dịng, sau khối tiếp tục trao đổi nhớ cache, tỷ lệ xác thấp NLU-FIT Computer Organization and Architecture 34 3.4.3 Chức ánh xạ ÁNH XẠ KẾT HỢP ánh xạ kết hợp khắc phục nhược điểm ánh xạ trực tiếp cách cho phép khối nhớ nạp vào dịng nhớ đệm (Hình 4.8b) Trong trường hợp này, logic điều khiển nhớ cache giải thích địa nhớ đơn giản khóa trường Word Các Nhãn xác định khối nhớ Để xác định liệu khối nhớ cache, logic điều khiển nhớ cache đồng thời phải kiểm tra tất dòng thẻ cho phù hợp Computer Organization and Architecture 35 4.3.3.Chức ánh xạ hình 4.8b ánh xạ kết hợp NLU-FIT Với ánh xạ kết hợp, có tính linh hoạt khối bị thay khối đọc vào nhớ cache Những bất lợi ánh xạ kết hợp mạch phức tạp cần thiết để kiểm tra thẻ tất dòng nhớ cache song song NLU-FIT Computer Organization and Architecture 36 4.3.3 Chức ánh xạ ánh xạ Set-associative ánh xạSet-associative có tích hợp nâng cao mạnh hai phương pháp tiếp cận trực tiếp liên kết giảm nhược điểm Trong trường hợp này, nhớ cache bao gồm tập hợp số, số bao gồm số dòng Các mối quan hệ m=v*k i = j modulo v 3.4.3 Chức ánh xạ NLU-FIT Computer Organization and Architecture 37 Ở chỗ i = số nhớ cache thiết j = nhớ số khối m = số dòng nhớ cache v = số K = số dòng Điều gọi ánh xạ k-way setassociative Với ánh xạ set- associative, khối Bj ánh xạ vào dòng j NLU-FIT Computer Organization and Architecture 38 4.3.3 Chức ánh xạ Figure 4.8c tập hợp-ánh xạ cache NLU-FIT Computer Organization and Architecture 39 4.3.3 Chức ánh xạ Hình 4.8c minh họa đồ cho v khối nhớ Như với ánh xạ kết hợp, từ ánh xạ thành nhiều dòng nhớ cache Đối với ánh xạ thiết kết hợp, từ ánh xạ vào tất dòng nhớ cache tập hợp cụ thể, khối nhớ B0 ánh xạ thành lập 0, Như vậy, nhớ cache set-associative thực giống v liên kết cache NLU-FIT Computer Organization and Architecture 40 4.3.4 Các thuật toán thay Khi Cache lấp đầy, khối đưa vào nhớ cache, khối phải thay Đối với ánh xạ trực tiếp Khơng có lựa chọn Mỗi khối ánh xạ tới dòng Thay dòng Đối với kỹ thuật liên kết kết hợp thiết lập, thuật toán thay cần thiết Để đạt tốc độ cao, thuật tốn phải thực phần cứng Một số thuật toán thử nghiệm 4.3.4 Các thuật toán thay NLU-FIT Computer Organization and Architecture 41 Có lẽ hiệu gần sử dụng (LRU): Thay khối lưu nhớ cache lâu khơng có tham chiếu đến LRU thuật tốn thay phổ biến Một khả khác first-in-first- out (FIFO): Thay mà khối lưu nhớ cache lâu FIFO dễ dàng thực vòng tròn kỹ thuật đệm trịn 4.3.4 Các thuật tốn thay NLU-FIT Computer Organization and Architecture 42 Một khả khác thường sử dụng (LFU): Thay khối tham chiếu LFU thực cách kết hợp truy cập với dòng Một kỹ thuật khơng dựa mức sử dụng chọn dịng ngẫu nhiên số dòng bị chọn nghiên cứu mô thay đổi ngẫu nhiên cung cấp hiệu suất thấp thuật toán dựa mức sử dụng NLU-FIT Computer Organization and Architecture 43 Tổ chức kiến trúc máy tính Tham khảo: Tổ chức Kiến trúc máy tính, Thiết kế cho hiệu suất (8 Edition), William Stallings, Prentice Hall, Upper Saddle River, NJ 07.458 ... dòng nhớ cache J = nhớ số khối m = số dịng nhớ cache Hình 4.8a cho thấy đồ cho khối m nhớ Mỗi Block nhớ ánh xạ thành dòng nhớ cache Các m khối ánh xạ nhớ vào cache kiểu; là, khối Bm nhớ ánh xạ vào... có, đọc khối u cầu từ nhớ nhớ cache Sau cung cấp từ nhớ cache vào CPU Bộ nhớ cache bao gồm thẻ để xác định khối nhớ có khe cắm nhớ cache Hình 4.5 minh họa hoạt động đọc Bộ vi xử lý tạo địa... địa nhớ 4.2 Nguyên tắc nhớ Cache Computer Organization and Architecture 19 NLU-FIT hoạt động nhớ cache CPU yêu cầu nội dung vị trí nhớ Kiểm tra liệu nhớ cache Nếu có, nhận từ nhớ cache