Đang tải... (xem toàn văn)
Sai cache, đúng cache c.[r]
(1)CHƯƠNG H TH NG NHỆ Ố Ớ
5.1 Đ i v i b nh ROM, phát bi u sau ố ộ ể sai: a Có t t c lo i ROMấ ả
b Là lo i b nh kh bi nạ ộ ả ế
c Là n i ch a chơ ứ ương trình h th ng (BIOS)ệ ố
d Là n i ch a vi chơ ứ ương trình
5.2 Đ i v i b nh ROM, phát bi u sau ố ộ ể đúng: a Có th dùng n đ xố PROMể ệ ể
b PROM lo i ROM có th xoá ghi l i nhi u l nạ ể ề ầ
c EPROM lo i ROM có th xố ghi l i nhi u l nạ ể ề ầ
d Có th dùng n đ xoá EPROMể ệ ể
5.3 Đ i v i b nh RAM, phát bi u sau ố ộ ể sai: a Là lo i b nh không kh bi nạ ộ ả ế
b Là n i l u gi thông tin t m th iơ ữ
c Có hai lo i RAMạ
d Là b nh đ c/ghi tuỳ ýộ ọ
5.4 Đ i v i b nh RAM, phát bi u sau ố ộ ể đúng: a Là lo i b nh không kh bi nạ ộ ả ế
b RAM vi t t t c a: Read Access Memoryế ắ ủ
c SRAM ch t o t t nế ụ ệ
d Là n i l u gi thơng tin mà máy tính x lýơ ữ
5.5 Đ i v i b nh ROM, phát bi u sau ố ộ ể đúng: a Được ch t o t m ch l tế ậ
b Được ch t o t transistorế
c Được ch t o t diodeế
d C b
5.6 Đ i v i b nh RAM, phát bi u sau sai:ố ộ ể
a DRAM ch t o t m ch l tế ậ
b DRAM ch t o t t nế ụ ệ
c SRAM ch t o t m ch l tế ậ
d SRAM không c n ph i làm tầ ả ươi
5.7 Cho chip nh SRAM có dung lớ ượng 64K x bit, phát bi u sau ể đúng: a Các đường đ a ch là: Aị ỉ -> A15
b Các đường đ a ch là: Dị ỉ -> D15 c Các đường d li u là: Aữ ệ -> A3 d Các đường d li u là: Dữ ệ -> D8
5.8 Cho chip nh SRAM có dung lớ ượng 16K x bit, phát bi u sau ể sai: a Có 14 đường đ a chị ỉ
b Có đường d li uữ ệ
c Các đường đ a ch là: Aị ỉ -> A13 d Các đường đ a ch là: Aị ỉ -> A14
(2)a Dung lượng c a chip là: ủ 16K x 16 bit b WE tín hi u u n ghi d li uệ ề ể ữ ệ
c RD tín hi u u n ghi d li uệ ề ể ữ ệ
d RD tín hi u u n đ c d li uệ ề ể ọ ữ ệ
5.10 Cho chip nh DRAM có tín hi u: Aớ ệ -> A7, D0 -> D7 , RD, WE Phát bi u sau làể đúng:
a Dung lượng c a chip là: 64K x ủ bit b Dung lượng c a chip là: 8K x ủ bit c RD tín hi u u n ghi d li uệ ề ể ữ ệ
d WE tín hi u u n đ c d li uệ ề ể ọ ữ ệ
5.11 Xét v ch c năng, h th ng nh máy tính có th có :ề ứ ệ ố ể
a Bên b x lý, RAM, đĩa tộ
b Các ghi, b nh trong, CD-ROMộ
c Các ghi, ROM, băng từ
d Các ghi, b nh trong, b nh ngoàiộ ộ
5.12 Đ i v i h th ng nh máy tính, có th có đ n v truy n nh sau:ố ệ ố ể ị ề
a Theo t nhừ
b Theo kh i nhố
c C ảa b đ u đúngề
d C a b đ u saiả ề
5.13 Xét v phề ương pháp truy nh p h th ng nh , phát bi u sau sai:ậ ệ ố ể
a Truy nh p tu n t đ i v i b nh cacheậ ầ ự ố ộ
b Truy nh p liên k t đ i v i b nh cacheậ ế ố ộ
c Truy nh p ng u nhiên đ i v i b nh trongậ ẫ ố ộ
d Truy nh p tr c ti p đ i v i đĩa tậ ự ế ố
5.14 Đ i v i h th ng nh , có ki u v t lý nh sau:ố ệ ố ể ậ
a B nh t , RAM, b nh cacheộ ộ
b B nh bán d n, b nh t , b nh cacheộ ẫ ộ ộ
c B nh bán d n, b nh t , b nh quangộ ẫ ộ ộ
d B nh quang, b nh cache, b nh tộ ộ ộ
5.15 Đ i v i h th ng nh máy tính, phát bi u sau không ph i đ c tr ng v t lý:ố ệ ố ể ả ặ ậ
a B nh kh bi n ộ ả ế
b B nh không kh bi nộ ả ế
c B nh xoá độ ược d B nh ch đ cộ ỉ ọ
5.16 Xét s đ phân c p h th ng nh , phát bi u sau sai:ơ ấ ệ ố ể
a M c ghi m c trao đ i nhanh nh tứ ứ ổ ấ
b M c ghi m c trao đ i ch m nh tứ ứ ổ ậ ấ
c M c cache đứ ược chia thành hai m
d M c cache m c g n ghi nh tứ ứ ầ ấ
5.17 Xét s đ phân c p h th ng nh , phát bi u sau đúng:ơ ấ ệ ố ể
a T b nh cache đ n b nh ngoài, t c đ nhanh d nừ ộ ế ộ ố ộ ầ
b T ghi đ n b x lý, t c đ tăng d nừ ế ộ ố ộ ầ
(3)d T b nh đ n b nh cache, t n su t truy nh p gi m d nừ ộ ế ộ ầ ấ ậ ả ầ
5.18 Cho chip nh nh hình v , ký hi u c a:ớ ẽ ệ ủ
a SRAM 4K x bit b DRAM K x bit c SRAM 2K x bit d DRAM K x bit
5.19 Cho chip nh nh hình v , ký hi u c a:ớ ẽ ệ ủ
a SRAM 8K x 16 bit b DRAM 8K x 16 bit c SRAM 64M x 16 bit d DRAM 64M x 16 bit
5.20 Đ i v i b nh (BNC) máy tính, phát bi u sau sai:ố ộ ể
a Ch a ương trình d li u ệ ướ ại d ng th vi nư ệ
b V nguyên t c, ngề ắ ườ ậi l p trình có th can thi p vào toàn b BNCể ệ ộ
c Vi c qu n lý logic BNC tuỳ thu c vào t ng h u hànhệ ả ộ ệ ề
d Được đánh đ a ch tr c ti p b i b x lýị ỉ ự ế ộ
5.21 Đ i v i b nh (BNC) máy tính, phát bi u sau đúng:ố ộ ể
a Vi c đánh đ a ch cho BNC tuỳ thu c vào t ng h u hànhệ ị ỉ ộ ệ ề
b BNC b x lý đánh đ a ch tr c ti pộ ị ỉ ự ế
D0 -> D15 A0 -> A12
WR RD
C S
Chi p nhớ
CA S RA S
D
0 -> D7
A0 -> A11
WR RD
C S
(4)c Có nh ng lo i máy tính khơng có BNCữ
d Các ngăn nh không t ch c theo byteớ ổ ứ
5.22 Đ i v i b nh cache, phát bi u sau đúng:ố ộ ể
a Cache có th để ược đ t chip v i CPUặ
b B nh có t c đ nhanh h n cacheộ ố ộ
c B nh cache độ ược đ t gi a b nh b nh ngoàiặ ữ ộ ộ
d Cache không đ t chip v i CPUặ
5.23 Đ i v i b nh cache, phát bi u sau đúng:ố ộ ể
a B nh ộ nh n c kh i d li u t cacheậ ả ố ữ ệ
b Truy n d li u gi a CPU cache theo đ n v kh i nh ề ữ ệ ữ ị ố
c Truy n d li u gi a CPU cache theo đ n v t nhề ữ ệ ữ ị
d Khi c n, CPU nh n d li u tr c ti p t b nh chínhầ ậ ữ ệ ự ế ộ
5.24 Khi CPU truy nh p cache, có hai kh sau:ậ ả
a Trượt cache, trúng cache b Sai cache, cache c Trên cache, cache d Trong cache, cache
5.25 Cache ho t đ ng nh vào nguyên lý: ộ
a Nguyên lý ho t đ ng c a máy tínhạ ộ ủ
b Nguyên lý u n ghi d li u ề ể ữ ệ
c Nguyên lý u n đ c d li uề ể ọ ữ ệ
d Nguyên lý đ nh v tham s b nhị ị ố ộ
5.26 Trong s trao đ i gi a cache b nh chính, phát bi u sau sai:ự ổ ữ ộ ể
a B nh chia thành block nhộ ớ
b Cache chia thành line nhớ
c B nh chia thành line nhộ ớ
d Kích thước line b ng kích thằ ước block
5.27 Xét b nh cache, m i line độ ỗ ược g n thêm Tag đ :ắ ể
a Xác đ nh block c a b nh lineị ủ ộ
b Xác đ nh cache có dung lị ượng c Xác đ nh line có dung lị ượng d Xác đ nh cache có lineị
5.28 Xét b nh cache, có k thu t ánh x đ a ch sau đây:ộ ỹ ậ ị ỉ
a Tr c ti p, liên k t hoàn toàn, liên k t t p h pự ế ế ế ậ ợ
b Liên k t hoàn toàn, liên k t ph thu c, gián ti pế ế ụ ộ ế
c Liên k t t p h p, liên k t ph n t , gián ti pế ậ ợ ế ầ ế
d Tr c ti p, liên k t ph n t , liên k t gián đo nự ế ế ầ ế
5.29 Trong k thu t ánh x liên k t hoàn toàn, trỹ ậ ế ường đ a ch là:ị ỉ
a Tag + Word + Line b Tag + Word
(5)5.30 Trong k thu t ánh x tr c ti p, trỹ ậ ự ế ường đ a ch là:ị ỉ
a Tag + Word + Line b Tag + Word
c Tag + Line + Word d Tag + Line
5.31 Trong k thu t ánh x liên k t t p h p, trỹ ậ ế ậ ợ ường đ a ch là:ị ỉ
a Tag + Word + Set b Tag + Word c Tag + Set + Word d Tag + Set
5.32 Cho máy tính có dung lượng b nh chính: 128MB, cache: 64KB, line: byte, đ dài ngănộ ộ
nh : byte Trong trớ ường h p k thu t ánh x tr c ti p, d ng đ a ch b x lý phát đ truyợ ỹ ậ ự ế ị ỉ ộ ể
nh p cache là:ậ
a 12 + 10 + b 13 + 10 + c 14 + 11 + d 14 + 10 +
5.33 Cho máy tính có dung lượng b nh chính: 256MB, cache: 128KB, line: 16 byte, đ dài ngănộ ộ
nh : byte Trong trớ ường h p k thu t ánh x tr c ti p, d ng đ a ch b x lý phát đợ ỹ ậ ự ế ị ỉ ộ ể
truy nh p cache là:ậ
a 11 + 13 + b 11 + 14 + c 12 + 13 + d 12 + 12 +
5.34 Cho máy tính có dung lượng b nh chính: 512MB, cache: 128KB, line: 64 byte, đ dài ngănộ ộ
nh : byte Trong trớ ường h p k thu t ánh x tr c ti p, d ng đ a ch b x lý phát đợ ỹ ậ ự ế ị ỉ ộ ể
truy nh p cache là:ậ
a 11 + 11 + b 12 + 11 + c 12 + 12 + d 11 + 12 +
5.35 Cho máy tính có dung lượng b nh chính: 256MB, cache: 64KB, line: 16 byte, đ dài ngănộ ộ
nh : byte Trong trớ ường h p k thu t ánh x liên k t hoàn toàn, d ng đ a ch b x lý phátợ ỹ ậ ế ị ỉ ộ
ra đ truy nh p cache là: ể ậ
a 13 + 11 + b 12 + 12 + c 24 + d 24 +
5.36 Cho máy tính có dung lượng b nh chính: 256MB, cache: 128KB, line: 32 byte, đ dài ngănộ ộ
nh : byte Trong trớ ường h p k thu t ánh x liên k t hoàn toàn, d ng đ a ch b x lý phátợ ỹ ậ ế ị ỉ ộ
ra đ truy nh p cache là: ể ậ
a 13 + 11 + b 14 + 10 + c 23 + d 24 +
5.37 Cho máy tính có dung lượng b nh chính: ộ 128MB, cache: 64KB, line: 16 byte, đ dài ngănộ
nh : byteớ , set: line Trong trường h p k thu t ánh x liên k t t p h p, d ng đ a ch b xợ ỹ ậ ế ậ ợ ị ỉ ộ
lý phát đ truy nh p cache là: ể ậ
a 13 + 10 + b 13 + + c 14 + + d 14 + 10 +
5.38 Cho máy tính có dung lượng b nh chính: ộ 512MB, cache: 128KB, line: 32 byte, đ dài ngănộ
nh : byte, set: line Trong trường h p k thu t ánh x liên k t t p h p, d ng đ a ch b xợ ỹ ậ ế ậ ợ ị ỉ ộ
lý phát đ truy nh p cache là: ể ậ
(6)d 4K x bit đ có modul nh 8K x bitể
5.60 V i chip nh SRAM có n đớ ường đ a ch , m đị ỉ ường d li u dung lữ ệ ượng c a chip là:ủ
a 2m x n bit b 2n x m bit c 2m x n byte d 2n x m byte
5.61 V i chip nh SRAM có n đớ ường đ a ch , m đị ỉ ường d li u dung lữ ệ ượng c a chip là:ủ
a 2m x n bit b 22n x m bit c 22m x n bit d 2n x m bit
5.62 V i chip nh DRAM có n đớ ường đ a ch , m đị ỉ ường d li u dung lữ ệ ượng c a chip là:ủ
a 22m x n bit b 22n x m bit c 22m x n byte d 22n x m byte
5.63 V i chip nh DRAM có n đớ ường đ a ch , m đị ỉ ường d li u dung lữ ệ ượng c a chip là:ủ
a 2m x n bit b 22n x m bit c 22m x n bit d 2n x m bit
5.64 Đ i v i b nh cache, xét nguyên lý đ nh v v th i gian, phát bi u sau đúng:ố ộ ị ị ề ể
a Thông tin v a truy nh p xác su t bé sau s đừ ậ ấ ẽ ược truy nh p l iậ
b Thông tin v a truy nh p xác su t l n sau s đừ ậ ấ ẽ ược truy nh p l iậ
c Thông tin v a truy nh p sau ch c ch n s khơng đừ ậ ắ ắ ẽ ược truy nh p l iậ
d Thông tin v a truy nh p ch c ch n sau đừ ậ ắ ắ ược truy nh p l iậ
5.65 Đ i v i b nh cache, xét nguyên lý đ nh v v không gian, phát bi u sau đúng:ố ộ ị ị ề ể
a M c thơng tin v a truy nh p xác su t l n sau m c lân c n đụ ậ ấ ụ ậ ược truy nh pậ
b M c thông tin v a truy nh p xác su t bé sau m c lân c n đụ ậ ấ ụ ậ ược truy nh pậ
c M c thông tin v a truy nh p ch c ch n sau m c lân c n đụ ậ ắ ắ ụ ậ ược truy nh pậ
d Thông tin v a truy nh p ch c ch n sau m c lân c n khơng đừ ậ ắ ắ ụ ậ ược truy nh pậ
5.66 Khi truy nh p cache, xét ánh x tr c ti p, phát bi u sau đúng:ậ ự ế ể
a M i block có th ánh x vào m t line b t kỳỗ ể ộ ấ
b M i block có th ánh x vào m t line b t kỳ m t t p line xác đ nhỗ ể ộ ấ ộ ậ ị
c M i block ch đỗ ỉ ược ánh x vào m t line nh tạ ộ ấ
d M i block ch đỗ ỉ ược ánh x vào m t b n line xác đ nhạ ộ ố ị
5.67 Khi truy nh p cache, xét ánh x tr c ti p, phát bi u sau sai:ậ ự ế ể
a M i block không th ánh x vào m t line b t kỳỗ ể ộ ấ
b M i block không th ánh x vào m t line b t kỳ tám line xác đ nhỗ ể ộ ấ ị
c M i block ch đỗ ỉ ược ánh x vào m t line nh tạ ộ ấ
d M i block ch đỗ ỉ ược ánh x vào m t hai line xác đ nhạ ộ ị
(7)a M i block có th ánh x vào m t line b t kỳỗ ể ộ ấ
b M i block có th ánh x vào m t line b t kỳ b n line xác đ nhỗ ể ộ ấ ố ị
c M i block ch đỗ ỉ ược ánh x vào m t line nh tạ ộ ấ
d M i block ch đỗ ỉ ược ánh x vào m t mạ ộ ười sáu line xác đ nhị
5.69 Khi truy nh p cache, xét ánh x liên k t hoàn toàn, phát bi u sau sai:ậ ế ể
a M i block có th ánh x vào m t line b t kỳỗ ể ộ ấ
b M i block có th ánh x vào m t line b t kỳ tám line xác đ nhỗ ể ộ ấ ị
c M i block không ch đỗ ỉ ược ánh x vào m t line nh tạ ộ ấ
d M i block không ch đỗ ỉ ược ánh x vào m t b n line xác đ nhạ ộ ố ị
5.70 Khi truy nh p cache, xét ánh x liên k t t p h p, phát bi u sau đúng:ậ ế ậ ợ ể
a M i block có th ánh x vào m t line b t kỳỗ ể ộ ấ
b M i block có th ánh x vào m t line b t kỳ m t t p line xác đ nhỗ ể ộ ấ ộ ậ ị
c M i block có th ánh x vào m t line nh t m t t p line xác đ nhỗ ể ộ ấ ộ ậ ị
d M i block ch đỗ ỉ ược ánh x vào m t line nh tạ ộ ấ
5.71 Khi truy nh p cache, xét ánh x liên k t t p h p, phát bi u sau sai:ậ ế ậ ợ ể
a M i block có th ánh x vào m t line b t kỳ m t t p line xác đ nhỗ ể ộ ấ ộ ậ ị
b M i block không ch đỗ ỉ ược ánh x vào m t line nh tạ ộ ấ
c M i block ch ánh x vào m t line nh t m t t p line xác đ nhỗ ỉ ộ ấ ộ ậ ị