Khi DMAC không dùng bus thì BXL tranh th dùng bus ủ.. Khi DMAC không dùng bus thì BXL tranh th dùng bus ủ[r]
(1)CHƯƠNG H TH NG VÀO RAỆ Ố
6.1 Không th n i tr c ti p thi t b ngo i vi (TBNV) v i bus h th ng, vì:ể ố ự ế ế ị ệ ố
a BXL không th u n để ề ể ượ ấ ảc t t c TBNV b T c đ trao đ i, khuôn d ng d li u khác nhauố ộ ổ ữ ệ
c T t c có t c đ ch m h n BXL RAMấ ả ố ộ ậ
d T t c ý đ u đúngấ ả ề
6.2 Ch c c a Modul vào/ra:ứ ủ
a N i ghép v i BXL h th ng nhố ệ ố
b N i ghép v i m t ho c nhi u TBNVố ộ ặ ề
c C a b đ u đúngả ề
d C a b đ u saiả ề
6.3 Các thành ph n c b n c a TBNV:ầ ả ủ
a B chuy n đ i tín hi u, Logic u n, B đ mộ ể ổ ệ ề ể ộ ệ
b B chuy n đ i tr ng thái, Logic đ c, B đ m ti nộ ể ổ ọ ộ ế ế
c B chuy n đ i hi n th i, Logic ghi, B ki m traộ ể ổ ệ ộ ể
d B chuy n đ i đ a ch , Logic nh n, B đ m lùiộ ể ổ ị ỉ ậ ộ ế
6.4 Đ i v i ch c c a Modul vào/ra, phát bi u sau sai:ố ứ ủ ể
a Đi u n đ nh th i gianề ể ị
b M t Modul ch n i ghép độ ỉ ố ược v i m t TBNVớ ộ
c Trao đ i thông tin v i BXL, v i TBNVổ ớ
d B đ m d li u, phát hi n l iộ ệ ữ ệ ệ ỗ
6.5 Có phương pháp đ a ch hoá c ng vào/ra:ị ỉ ổ
a Vào/ra cách bi tệ
b Vào/ra theo b n đ b nhả ộ
c Vào theo b n đ ghiả
d C a b đúngả
6.6 Đ i v i phố ương pháp vào/ra cách bi tệ, phát bi u sau ể sai: a Không gian đ a ch c ng không n m không gian đ a ch b nhị ỉ ổ ằ ị ỉ ộ
b Dùng l nh truy nh p b nh đ truy nh p c ngệ ậ ộ ể ậ ổ
c Tín hi u truy nh p c ng truy nh p b nh khác nhauệ ậ ổ ậ ộ
d S d ng l nh vào/ra tr c ti pử ụ ệ ự ế
6.7 Đ i v i phố ương pháp vào/ra cách bi tệ, phát bi u sau ể đúng: a Không gian đ a ch c ng n m không gian đ a ch b nhị ỉ ổ ằ ị ỉ ộ
b Dùng l nh truy nh p b nh đ truy nh p c ngệ ậ ộ ể ậ ổ
c S d ng l nh vào/ra tr c ti pử ụ ệ ự ế
(2)6.8 Đ i v i phố ương pháp vào/ra theo b n đ b nh , phát bi u sau sai:ả ộ ể
a Không gian đ a ch c ng n m không gian đ a ch b nhị ỉ ổ ằ ị ỉ ộ
b Dùng l nh truy nh p b nh đ truy nh p c ngệ ậ ộ ể ậ ổ
c C n có tín hi u phân bi t truy nh p c ng hay b nhầ ệ ệ ậ ổ ộ
d Dùng chung tín hi u truy nh p cho c c ng b nhệ ậ ả ổ ộ
6.9 Đ i v i phố ương pháp vào/ra theo b n đ b nh , phát bi u sau đúng:ả ộ ể
a Khơng gian đ a ch c ng n m ngồi không gian đ a ch b nhị ỉ ổ ằ ị ỉ ộ
b Ph i phân bi t tín hi u truy nh p b nh hay c ng vào/raả ệ ệ ậ ộ ổ
c S d ng l nh vào/ra tr c ti pử ụ ệ ự ế
d Dùng l nh truy nh p b nh đ truy nh p c ngệ ậ ộ ể ậ ổ
6.10 Có phương pháp u n vào/ra nh sau:ề ể
a Vào/ra b ng chằ ương trình, b ng ng t, b ng DMAằ ắ ằ
b Vào/ra b ng chằ ương trình, b ng h th ng, b ng DMAằ ệ ố ằ
c Vào/ra b ng ng t, b ng truy nh p CPU, b ng DMAằ ắ ằ ậ ằ
d Vào/ra b ng ng t, b ng truy nh p CPU, b ng h u hànhằ ắ ằ ậ ằ ệ ề
6.11 V i phớ ương pháp vào/ra b ng chằ ương trình (CT), phát bi u sau sai:ể
a Dùng l nh vào/ra CT đ trao đ i d li u v i c ngệ ể ổ ữ ệ ổ
b TBNV đ i tố ượng ch đ ng trao đ i d li uủ ộ ổ ữ ệ
c Khi th c hi n CT, g p l nh vào/ra CPU u n trao đ i d li u v iự ệ ặ ệ ề ể ổ ữ ệ
TBNV
d TBNV đ i tố ượng b đ ng trao đ i d li uị ộ ổ ữ ệ
6.12 V i phớ ương pháp vào/ra b ng chằ ương trình (CT), phát bi u sau đúng:ể
a Đây phương pháp trao đ i d li u đ n gi n nh tổ ữ ệ ả ấ
b Đây phương pháp trao đ i d li u nhanh nh tổ ữ ệ ấ
c Thi t k m ch ph c t pế ế ứ
d C b c đ u đúngả ề
6.13 V i phớ ương pháp vào/ra b ng ng t, phát bi u sau sai:ằ ắ ể
a TBNV đ i tố ượng ch đ ng trao đ i d li uủ ộ ổ ữ ệ
b CPU không ph i ch tr ng thái s n sàng c a TBNVả ẵ ủ
c Modul vào/ra CPU ch tr ng thái s n sàngờ ẵ
(3)a phương pháp b phương pháp c phương pháp d phương pháp
6.16 Các phương pháp xác đ nh modul ng t g m có:ị ắ
a Ki m tra vòng b ng ph n m m ph n c ng, chi m bus, chi m CPUể ằ ầ ề ầ ứ ế ế
b Nhi u đề ường yêu c u ng t, ki m tra vòng b ng ph n m m, chi m bus, chi mầ ắ ể ằ ầ ề ế ế
b nhộ
c Chi m bus, ki m tra vòng b ng ph n c ng, nhi u đế ể ằ ầ ứ ề ường yêu c u ng t, ng tầ ắ ắ
m mề
d Nhi u đề ường yêu c u ng t, ki m tra vòng b ng ph n m m ph n c ng,ầ ắ ể ằ ầ ề ầ ứ
chi m busế
6.17 V i phớ ương pháp nhi u đề ường yêu c u ng t (trong vi c xác đ nh modul ng t),ầ ắ ệ ị ắ
phát bi u sau đúng:ể
a CPU có m t độ ường yêu c u ng t cho modul vào/ra ầ ắ
b CPU ph i có đả ường yêu c u ng t khác cho m i modul vào/raầ ắ ỗ
c S lố ượng thi t b có th đáp ng l nế ị ể ứ
d CPU có nhi u đề ường yêu c u ng t cho m i modul vào/ra ầ ắ ỗ
6.18 V i phớ ương pháp ki m tra vòng b ng ph n m m (trong vi c xác đ nh modulể ằ ầ ề ệ ị
ng t), phát bi u sau đúng:ắ ể
a BXL ki m tra m t lúc nhi u modul vào/raể ộ ề
b T c đ nhanhố ộ
c BXL th c hi n ki m tra t ng modul vào/raự ệ ể
d BXL th c hi n ph n m m ki m tra t ng modul vào/raự ệ ầ ề ể
6.19 V i phớ ương pháp ki m tra vòng b ng ph n c ng (trong vi c xác đ nh modulể ằ ầ ứ ệ ị
ng t), phát bi u sau sai:ắ ể
a BXL phát tín hi u ch p nh n ng t đ n chu i modul vào/raệ ấ ậ ắ ế ỗ
b Modul vào/ra đ t vect ng t lên bus d li uặ ắ ữ ệ
c BXL dùng vect ng t đ xác đ nh CTC u n ng tơ ắ ể ị ề ể ắ
d T t c đ u saiấ ả ề
(4)Modul
vµo ra vµo raModul vµo raModul Modul vµo ra
BXL Th an h g hi ng ¾t INTR 0 INTR 1 INTR 2 INTR 3 Modul
vµo ra vµo raModul vµo raModul Modul vµo ra
BXL Th an h g hi ng ¾t INTR 0 INTR 1 INTR 2 INTR 3
a Ki m tra vòng b ng ph n m mể ằ ầ ề
b Ki m tra vòng b ng ph n c ngể ằ ầ ứ
c Nhi u đề ường yêu c u ng tầ ắ
d Chi m busế
6.21 Hình v dẽ ưới s đ c a phơ ủ ương pháp xác đ nh modul ng t nào:ị ắ
Modul
vµo ra vµo raModul vµo raModul Modul vµo ra
BXL Cờ yê u cầu ngắt INTR Modul
vàora vàoraModul vàoraModul Modulvàora
BXL Cờ yê u cầu ngắt INTR
a Ki m tra vòng b ng ph n m mể ằ ầ ề
b Ki m tra vòng b ng ph n c ngể ằ ầ ứ
c Nhi u đề ường yêu c u ng tầ ắ
d Chi m busế
6.22 Hình v dẽ ưới s đ c a phơ ủ ương pháp xác đ nh modul ng t nào:ị
Cờ
yê u INTR
Busdữliệu
Cê
yª u INTR
Cê
yª u INTR
(5)a Ki m tra vòng b ng ph n m mể ằ ầ ề
b Ki m tra vòng b ng ph n c ngể ằ ầ ứ
c Nhi u đề ường yêu c u ng tầ ắ
d Chi m busế
6.23 V i hình v dớ ẽ ưới đây, phát bi u sau đúng:ể
a Ng t X ng t Y đắ ắ ược đáp ng m t lúcứ ộ
b Đây s đ ng t l ng nhauơ ắ
c Ng t X ng t Y g i tín hi u yêu c u m t lúcắ ắ ệ ầ ộ
d X lý xong ng t X r i x lý ng t Yử ắ ắ
(6)b Do TBNV g i đ nử ế
c Do l nh ng t n m chệ ắ ằ ương trình sinh d Khơng ph i l nh chả ệ ương trình
6.35 Đ i v i ng t m m, phát bi u sau sai:ố ắ ề ể
a Không b nh sinh raộ
b Không TBNV g i đ nử ế
c Không ph i m t l nh chả ộ ệ ương trình d Là m t l nh chộ ệ ương trình
6.36 Đ i v i ng t ngo i l , phát bi u sau đúng:ố ắ ệ ể
a Là ng t l i chắ ỗ ương trình sinh b Là ng t t bên g i đ nắ ế
c Là ng t t ROM g i đ nắ ế
d Là ng t khơng bình thắ ường
6.37 Đ i v i ng t ngo i l , phát bi u sau sai:ố ắ ệ ể
a L nh chia cho sinh ng t ngo i lệ ắ ệ
b L nh sai cú pháp sinh ng t ngo i lệ ắ ệ
c Tràn s sinh ng t ngo i lố ắ ệ
d L i b nh sinh ng t ngo i lỗ ộ ắ ệ
6.38 Các bướ ủc c a trình DMA di n theo th t sau đây:ễ ứ ự
a DREQ -> HLDA -> DACK -> HRQ -> trao đ i d li u-> k t thúcổ ữ ệ ế
b DREQ -> HRQ -> HLDA -> DACK -> trao đ i d li u-> k t thúcổ ữ ệ ế
c HRQ -> HLDA -> DACK -> DREQ -> trao đ i d li u-> k t thúcổ ữ ệ ế
d HRQ -> DACK -> DREQ -> HLDA -> trao đ i d li u-> k t thúcổ ữ ệ ế
6.39 Đ i v i ki u DMA theo kh i, phát bi u sau đúng:ố ể ố ể
a Lúc bus r i truy n d li uỗ ề ữ ệ
b BXL b ép bu c treo t m th i t ng chu kỳ busị ộ
c Truy n không liên t c t ng byte d li uề ụ ữ ệ
d Truy n xong h t d li u m i tr l i bus cho BXLề ế ữ ệ ả
6.40 Đ i v i ki u DMA theo kh i, phát bi u sau sai:ố ể ố ể
a BXL nhường hoàn toàn bus cho DMAC
b BXL không b ép bu c treo t m th i t ng chu kỳ busị ộ
c Truy n khơng liên t c t ng nhóm byte d li uề ụ ữ ệ
(7)6.42 Đ i v i ki u DMA ăn tr m chu kỳ, phát bi u sau sai:ố ể ộ ể
a DMAC ch s d ng m t s chu kỳ c a busỉ ụ ộ ố ủ
b BXL khơng s d ng bus hồn tồnử ụ
c DMAC s d ng bus hoàn toànử ụ
d D li u không đữ ệ ược truy n m t cách liên t cề ộ ụ
6.43 Đ i v i ki u DMA su t, phát bi u sau đúng:ố ể ố ể
a Khi DMAC không dùng bus BXL tranh th dùng busủ
b Khi BXL khơng dùng bus tranh th ti n hành DMAủ ế
c BXL DMAC xen k dùng busẽ
d BXL b DMAC ép bu c nhị ộ ường bus
6.44 Đ i v i ki u DMA su t, phát bi u sau sai:ố ể ố ể
a Khi DMAC khơng dùng bus BXL tranh th dùng busủ
b DMA ti n hành BXL không dùng busế
c BXL DMAC dùng bus xen k nhauẽ