Thiết kế mạch đếm sản phẩm dùng Vi Điều Khiển 8051, chương 7

Chương 7: Giải đa hợp các đường dữ liệu và đường đòa chỉ Khi dùng bộ nhớ ngoài, port 0 không còn là port IO thuần túy. Nó được kết hợp giữa bus đòa chỉ và bus dữ liệu nên dùng tín hiệu ALE và IC chốt để chốt byte thấp của bus đòa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ. Port2 cho byte cao của bus đòa chỉ. đây chúng em dùng IC chốt 74373. Sơ đồ chân, đặc điểm và bảng trạng thái của 74373 Sơ đồ chân Bảng trạng thái Đặc điểm _ 74LS373 gồm 8 D-FF có ngõ ra 3 trạng thái được điều khiển chốt và xuất dữ liệu bằng chân G và OC. Trong ứng dụng này chân G được nối với chân ALE của 8051, chân OC nối mass. _ là IC chốt 8 bit 74373 D 0 -D 7 Q 0 -Q 7 OC \ G Output Control (OC) Enable G D OUTPUT L H H H L H L L L L x Q 0 H x x HI-Z V cc Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 G OE\ D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 GND 74373 _ Các bộ đệm ngõ ra 3 trạng thái _ Tín hiệu điều khiển ngõ ra 3 trạng thái chung. *Xếp chồng các vùng nhớ chương trình và dữ liệu bên ngoài: Vì bộ nhớ chương trình là Rom nên xảy ra vấn đề bất tiện khi phát triển phần mềm cho 8051 là tổ chức bộ nhớ như thế nào để có thể sửa đổi chương trình và có thể ghi trở lại khi nó được chứa trong bộ nhớ Rom. Cách giải quyết là xếp chồng các vùng dữ liệu và chương trình. Một bộ nhớ Ram có thể chứa cả chương trình và dữ liệu bằng cách nối đường OE\ của Ram đến ngõ ra cổng AND có 2 ngõ vào là PSEN\ và RD\. Sơ đồ mạch như hình sau cho phép bộ nhớ Ram có 2 chức năng vừa là bộ nhớ chương trình vừa là bộ nhớ dữ liệu. Vậy 1 chương trình có thể được tải vào Ram (bằng cách ghi nó như bộ nhớ dữ liệu) và thi hành chương trình (bằng cách truy xuất nó như bộ nhớ chương trình) 3. Khối hiển thò: a.Sơ đồ khối của mạch hiển thò: Bộ phận hiển thò gồm 8 led 7 đoạn anod chung. Vì các vi xử lí xử lí các dữ liệu là số nhò phân (1,0 ) nên cần có sự giãi mã từ số nhò phân sang số thập phân. Sự giải mã có thể dùng giải mã bằng phần cứng (IC giải mã). Tuy nhiên với phần mềm quét led WR RAM OE\ WR RD PSEN người ta có thể giảm bớt được các IC giải mã giảm giá thành của mạch điện. Nhưng để kết nối với mạch hiển thò phải cần có IC giao tiếp vào ra vì các port của 8051 đã dùng cho mục đích khác. 8255 là IC giao tiếp vào ra song song thông dụng và có thể điều khiển được bằng phần mềm nên chúng em sử dụng 8255 để giao tiếp với các thiết bò ngoại vi (phần hiển thò…). Vì dòng ra các port của 8255 rất nhỏ (lớn nhất là port A khoảng 5mA) nên cần có IC đệm dòng để nâng dòng lên đủ kéo cho led sáng. Chúng em chọn IC đệm 74245. Khi đưa dữ liệu ra để hiển thò tất cả các led đều nhận nhưng tại một thời điểm chỉ cho phép một led được nhận dữ liệu nên phải có mạch giải mã để chọn led. Chúng em sử dụng IC giải mã 74LS138.Vì vậy sơ đồ khối của mạch hiển thò như sau: b. Giới thiệu về các linh kiện trong mạch b1.Cổng xuất nhập 8255: Trong hệ thống Vi xử lý hay máy vi tính nếu chỉ giao tiếp với bộ nhớ trong ROM, RAM thì chưa đủ, máy tính còn phải giao tiếp với các thiết bò ngoại vi như bàn phím, màn hình, máy in, . để con người có thể đối thoại được máy tính cũng như dùng máy tính để điều khiển các thiết bò khác. Để giao tiếp với nhiều thiết bò như vậy, máy tính có thể giao tiếp qua nhiều đường và giao tiếp với nhiều hình thức khác nhau như giao tiếp nối tiếp, giao tiếp song song. Vì vậy vai trò của cổng xuất nhập 8255 để giao tiếp giữa máy tính với thiết bò ngoài là một điều cần thiết giúp máy có thể mở rộng khả năng làm việc. *Sơ đồ chân của 8255 8051 Port C H 8255 PortA Đệm 74245 Giải mã 74138 LED Port0 Port2 Sơ đồ chân và sơ đồ logic A 1 A 0 RD\ WR\ CS\ Hoạt động L L L H L Port A  Bus dữ liệu L H L H L Port B Bus dữ liệu H L L H L Port C Bus dữ liệu L L H L L Bus dữ liệu  Port A L H H L L Bus dữ liệu  Port B H L H L L Bus dữ liệu  Port C H H H L L Bus dữ liệu  Từ điều khiển x x x x H Bus dữ liệu ở trạng thái Hi-Z H H L H L Cấm x x H H L Bus dữ liệu ở trạng thái Hi-Z 8255A D 0 -D 7 RD\ WR\ RESET CS\ A 0 A 1 CS\ PA 0 -PA 7 PB 0 -PB 7 PC 0 -PC 3 PC 4 -PC 7 PA 3 PA 2 PA 1 PA 0 RD\ CS\ GND A 1 A 0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2 PA 4 PA 5 PA 6 PA 7 WR\ RESET D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 V cc PB 7 PB 6 PB 5 PB 4 PB 3 8255A Tính linh hoạt của vi mạch thể hiện ở khả năng lập trình. Qua một thanh ghi điều khiển, người sử dụng xác đònh chế độ hoạt động và cổng nào cần được sử dụng như là lối vào hoặc lối ra. Các chân ra D 0  D 7 tạo nên bus dữ liệu hai chiều có độ rộng là 8 bit. 8255 được chọn bởi tín hiệu mức thấp ở ngõ vào chọn chíp CS\. Khi 8255 không được chọn, bộ đệm bus dữ liệu nối 8255 với hệ thống được thả nổi. Khi được chọn, các ngõ vào A 0 và A 1 được dùng để chọn thanh ghi điều khiển hoặc một trong các cổng vào/ra để trao đổi dữ liệu. Các hoạt động cơ bản của 8255 được tóm tắt trong bảng sau: A 1 A 0 RD\ WR\ CS\ Hoạt động L L L H L Port A  Bus dữ liệu L H L H L Port B Bus dữ liệu H L L H L Port C Bus dữ liệu L L H L L Bus dữ liệu  Port A L H H L L Bus dữ liệu  Port B H L H L L Bus dữ liệu  Port C H H H L L Bus dữ liệu  Từ điều khiển x x x x H Bus dữ liệu ở trạng thái Hi-Z H H L H L Cấm x x H H L Bus dữ liệu ở trạng thái Hi-Z . chốt 74 373 . Sơ đồ chân, đặc điểm và bảng trạng thái của 74 373 Sơ đồ chân Bảng trạng thái Đặc điểm _ 74 LS 373 gồm 8 D-FF có ngõ ra 3 trạng thái được điều khiển. Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 G OE D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 GND 74 373 _ Các bộ đệm ngõ ra 3 trạng thái _ Tín hiệu điều khiển ngõ ra 3 trạng thái