Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 31 Khi V A = 0V, V B = 3V. Quá trình phân tích tơng tự sẽ cho ta kết quả D A dẫn, D B ngắt. V Z đợc ghim ở 0,7V do D A dẫn điện. - Trờng hợp 4: Khi V A = V B = 0V. D A và D B đều dẫn. V Z cũng đợc ghim ở mức 0,7V. Tóm lại ta có bảng 1.5 sau. Bảng chức năng V A (V) V B (V) V Z (V) 0 0 0.7 0 3 0.7 3 0 0.7 3 3 3.7 Bảng này biểu thị quan hệ tơng ứng các mức điện áp giữa đầu ra với đầu vào đợc gọi là bảng chức năng. Quy ớc: Mức điện áp cao ứng với mức logic là 1. Mức điện áp thấp ứng với mức logic là 0. + Bảng chân lý Trong mạch số, để thuận tiện. Thờng dùng kí hiệu 1 và 0 biểu thị mức cao và mức thấp. Từ bảng 1.5.1 ta dùng 1 thay thế mức cao, dùng 0 thay thế mức thấp, dùng A, B thay thế V A , V B , dùng Z thay thế V Z , kết quả thay thế là bảng chân lý 1.5 Bảng 1.6: Bảng chân lý cổng AND A B Z 0 0 0 0 1 0 1 0 0 1 1 1 1.5.2 Mạch OR Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 32 + Mạch điện và ký hiệu: Hình 1.27 A, B là các tín hiệu đầu vào. Z là tín hiệu đầu ra. Hình 1.27: Mạch OR a) kí hiệu b) Mạch điện + Nguyên lý làm việc Phân tích tơng tự nh mạch điện AND , ta xét 4 trờng hợp khác nhau ở đầu vào. Kết quả ta đợc bảng chức năng 1.7 Bảng chức năng điện áp của mạch điện hình: 1.27 Bảng 1.7 V A (V) V B (V) V Z (V) 0 0 - 0,7 0 3 + 2,3 3 0 + 2,3 3 3 + 2,3 Ta thấy chỉ cần có 1 tín hiệu đầu vào ở mức cao thì V Z ở mức cao. Đó là quan hệ Logic OR. Bảng chân lý Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 33 A B Z 0 0 0 0 1 1 1 0 1 1 1 1 Ta thấy rằng mối quan hệ giữa tín hiệu đầu ra Z với các tín hiệu đầu vào A, B đợc biểu thị bằng phép cộng Logic: Z= A+ B 1.5.3 Cổng NOT + Mạch điện và kí hiệu (Hình: 1.28) V 1 (A) là tín hiệu đầu vào V 0 (z) là tín hiệu đầu ra E q là nguồn điện áp ghim D q là điôt ghim Hình: 1.28: Cổng NOT a) Kí hiệu b) Mạch điện + Nguyên lý làm việc Trong cổng NOT tranzito cần làm việc ở chế độ đóng mở. Khi V 1 ở mức thấp thì T ngắt hở mạch, V 0 ở mức cao. Khi V 1 ở mức cao thì T thông bão hoà, V 0 ở mức thấp. Nh vậy mạch có chức năng logic NOT. Tác dụng của nguồn âm là E B là bảo đảm T ngắt hở tin cậy khi V 1 ở mức thấp. E Q và D Q có tác dụng giữ mức cao đầu ra ở giá trị quy định. Để phân tích nguyên lý công tác cổng NOT, ta hãy áp dụng phơng pháp cơ bản dùng phân tích mạch là: E B = -12V Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 34 giả thiết, tính toán, phân tích, so sánh, kiểm tra, kết quả. Bây giờ ta xét tình huống V 1 = 3,2V và 0.3V. - Khi V 1 = 3,2V Giả thiết rằng tranzito T thông bão hoà, điôt D Q ngắt. Với giả thiết nh thế, tơng ứng ta có: V B = 0,7V; V 0 =V CSE = V C = 0,3V; I DQ = 0. Tính toán: căn cứ vào các thông số mạch đã cho ta tính dòng và áp. Mạch điện tơng đơng Hình: 1.29 A R 1 1.5K B b I 1 I B V I 3.2V I 2 R 2 18K V BES E B -12V e Ta có: I 1 = 1 A B VV R = 3, 2 0, 7 1, 5 = 1,67 (mA) I 2 = 2 B B VE R = 0, 7 ( 12) 18 = 0,71 (mA) I B = I 1 - I 2 = 1,67- 0,71 = 0,96 (mA) V DQ = V CES - E Q = 0,3- 2,5 = -2,2 (V) Vì I CS = CCES C EV R = C C E R = 12/1 = 12 (mA) I BS = CS I = 12 30 = 0,4 (mA) Kiểm tra: căn cứ kết quả tính toán, đối chiếu điều kiện đóng mở, có thể biết giả thiết hợp lý đúng hay sai. Nếu sai thì phải xét lại giả thiết, đa ra giả thiết hợp lí rồi tính toán kết quả. Trong trờng hợp của chúng ta, vì I B > I BS , V DQ < 0,5 nên giả thiết ban đầu là hợp lý. -Khi V 1 = 0,3V Hình 1.30: Sơ đồ tơng đơng của mạch Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 35 R 1 . 1.5K + V BE V 1 . 0.3V R 2 . 18K - e E B . 12V Khi V 1 = 0,3V vì tác dụng của nguồn âm E B , điện thế của bazơ nhỏ hơn 0.3V, nên tranzito ngắt 1 cách tin cậy, đồng thời điôt ghim D Q thông. V 0 = E Q + V DQ = 2,5 + 0,7 = 3,2 V. Đầu ra có mức cao. Tóm lại mạch điện hình 1.28b đúng là cổng NOT. Vì khi V 1 là mức cao thì V 0 là mức thấp, khi V 1 là mức thấp thì V 0 là mức cao. Ta có bảng chân lý của cổng NOT Z= A A Z 0 1 1 0 1.5.4 Mạch điện cổng NAND (Mạch và đảo) + Mạch điện và kí hiệu. Hình: 1.31 Hình 1.31: Cổng NAND a) kí hiệu b) Mạch điện + Nguyên lý làm việc: Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 36 Mạch điện Hình 1.31 Gồm 2 phần: Phần cổng AND bên trái và phần cổng NOT bên phải. Vậy quan hệ đầu ra và đầu vào là NAND (Và- Đảo). Biểu thức hàm logic của NAND là: Z= A.B Bảng chân lí cổng NAND A B Z 1 1 0 0 1 1 1 0 1 0 0 1 1.6 Mạch Tích phân i C C i r R A U v U 0 Hình 1.32: Mạch tích phân Sơ đồ bộ tích phân đợc mô tả trên hình: 1.32 Từ điều kiện cân bằng dòng ở nút A, i R = i C ta có: -C. dUr dt = Uv R (1-20) Ur= 1 RC Uvdt + Ur 0 (1-21) ở đây: Ur 0 là điện áp trên tụ C khi t=0 (là hằng số tích phân xác định từ điều kiện ban đầu). + Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 37 Thờng khi t= 0, Uv= 0 và Ur= 0. Nên ta có: Ur= 1 0 t Uvdt (1-22) ở đây: = RC gọi là hằng số tích phân của mạch. Khi tín hiệu vào thay đổi từng nấc, tốc độ thay đổi của điện áp ra sẽ bằng: Ur t = - Uv R C nghĩa là ở đầu ra bộ tích phân sẽ có điện áp tăng (hay giảm) tuyến tính theo thời gian. Đối với tín hiệu hình sin, bộ tích phân sẽ là bộ lọc tần số thấp, quay pha tín hiệu hình sin đi 90 0 và hệ số khuếch đại của nó tỉ lệ với tần số. 1.7 Mạch Vi phân R U v C U r Hình 1.33: Mạch vi phân Bộ vi phân cho trên hình: 1.33 . Bằng các phơng pháp tính toán ta có điện áp ra của nó tỉ lệ với tốc độ thay đổi của điện áp vào: U r = - RC dUv dt (1-23) Khi tín hiệu vào là hình sin, bộ vi phân làm việc nh một bộ lọc cao tần, hệ số khuếch đại của nó tỉ lệ thuận với tần số tín hiệu vào và làm quay pha U vào một góc 90 0 . Thờng bộ vi phân làm việc kém ổn định ở tần cao vì khi đó Z c = 0 làm hệ số hồi tiếp âm giảm nên khi sử dụng cần chú ý đặc điểm này và bổ sung 1 điện trở làm nhụt R 1 . + Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 38 1.8 Bộ ghép quang- opto- Couplers 1.8.1 Đại cơng Trong Anh ngữ bộ ghép quang còn đợc gọi là Photo coupledisolators, Photo- coulers, Photo- coupled pairs và Optically Coupled Pairs. Từ thông thờng nhất cho linh kiện này là Opto- Couplers. Bộ ghép quang dùng để cách điện giữa những mạch điện có sự khác biệt về điện thế khá lớn. Ngoài ra nó còn đợc dùng để tránh các vòng đất (ground circuit, circuit terrestre) gây nhiễu trong mạch điện. 1.8.2 Cơ chế hoạt động Thông thờng bộ ghép quang gồm 1 điôt loại GaAs phát ra tia hồng ngoại và một phototranzito với vật liệu Si. Với dòng điện thuận, điôt phát ra bức xạ hồng ngoại với chiều dài sóng khoảng 900nm. Năng lợng bức xạ này đợc chiếu lên trên mặt của phototranzito hay chiếu gián tiếp qua một môi trờng dẫn quang Hình 1.38 Hình 1.34: Bộ ghép quang Đầu tiên tín hiệu đợc phần phát (LED hồng ngoại) trong bộ ghép quang biến thành tín hiệu ánh sáng. Sau đó tín hiệu ánh sáng đợc phần nhận (Phototriac) biến lại thành tín hiệu điện. Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 39 Hình 1.35: Phototriac 1.8.3 Tính chất cách điện Nh đã nói, bộ ghép quang thờng đợc dùng để cách điện giữa hai mạch điện giữa hai mạch điện có điện thế khác biệt khá lớn. Bộ ghép quang có thể làm việc với dòng điện một chiều hay với tín hiệu điện có tần số khá cao. Đặc biệt với thể tích nhỏ bé, bộ ghép quang tỏ ra u việt hơn so với biến thế. + Điện trở cách điện Đó là điện trở với dòng điện một chiều giữa ngả vào và ngả ra của bộ ghép quang có trị số bé nhất là 10 11 , nh thế đủ đáp ứng yêu cầu thông thờng. Nh thế chúng ta cần chú ý, với dòng điện rò trong khoảng nA có thể ảnh hởng đến hoạt động của mạch điện, ví dụ khi dòng điện rò chạy vào cực gốc của phototranzito còn để trống. Gặp trờng hợp này ta có thể tạo những khe trống giữa ngả ra và ngả vào. Nói chung với bộ ghép quang ta cần có mạch in loại tốt. + Điện dung cách điện Cấu trúc của bộ ghép quang gồm có phototranzito, LED, phần cơ có thể tạo một điện dung từ 0,3 ữ 2pF. Điện dung này đợc đo khi chân ở ngả vào cũng nh chân ở ngả ra đợc nối tắt. Với sự thay đổi cao áp khá nhanh (500V/ s) giữa ngả ra và ngả vào, điện dung kí sinh có thể truyền đi sự thay đổi và xung điện ở ngả ra có những gai nhọn. Trong trờng hợp này nên sử dụng bộ ghép quang không có chân nối với cực gốc, và giữa cực thu với cực phát nên nối một tụ điện để làm giảm gai nhiễu ở xung ra. Để không tạo thêm điện dung kí sinh, với bộ ghép quang ta không nên dùng chân đế để cắm IC. + Điện thế cách ly Điện thế cách ly là điện thế cao nhất mà bộ ghép quang có thể chịu đựng nổi. Điện thế cách ly còn tuỳ thuộc vào cấu trúc của bộ ghép quang, không khí 1.8.4 Hiệu ứng trờng Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 40 Dới một điện thế khá cao giữa LED và phototranzito có khoảng cách khá gần, ta có một điện trờng khá lớn. Nừu bộ ghép quang làm việc với điều kiện nh thế liên tục vài ngày, các thông số của bộ ghép quang (đặc biệt với tranzito) bị thay đổi. Hiệu ứng trờng càng rõ ràng hơn với nhiệt độ cao (100 0 C) và một điện thế một chiều khá cao (1KV). Các thông số nh độ khuếch đại, điện áp và dòng điện ngợc có thể thay đổi. Với một điện trờng khá lớn ta có một hiệu ứng giống nh với tranzito MOS: có sự đảo điện ở bề mặt. So với tranzito, các thông số của LED rất ổn định dới tác dụng của điện trờng. Ngời ta có thể bảo vệ lớp chuyển tiếp pn của tranzito Silicon bằng một màng ion trong suốt để chống lại ảnh hởng của điện trờng (Transparent Ion Shield- Trios). Ví dụ với bộ ghép quang SFH6106. 1.8.5 Sự lão hoá Với thời gian, công suất phát sáng của LED bị giảm đi, do đó ta có hệ số truyền đạt của một bộ ghép quang bé đi. Ngời ta tránh sự lão hoá của một bộ ghép quang bằng phơng pháp Burn- in. Sau khi sản xuất các bộ ghép quang đợc cho làm việc với dòng điện và với nhiệt độ xung quanh khá lớn trong một thời gian (24h). Do đó bộ ghép quang bị lão hoá trớc và nó không bị lão hoá nhanh nh các bộ ghép quang cha qua Burn- in. Để cho bộ ghép quang làm việc lâu dài không bị lão hoá quá nhanh, nhiệt độ xung quanh và dòng điện làm việc phải giữ càng thấp càng tốt. 1.8.6 Hệ số truyền đạt Thông số quan trọng nhất của bộ ghép quang là hệ số truyền đạt dòng điện. Hệ số truyền đạt là hệ số tính theo phần trăm cho biết dòng điện ra (của một phototranzito) lớn hơn so với dòng điện vào của LED hồng ngoại trong một bộ ghép quang. 1.8.7 Bộ ghép quang với phototriac . NAND (Mạch và đảo) + Mạch điện và kí hiệu. Hình: 1.31 Hình 1.31: Cổng NAND a) kí hiệu b) Mạch điện + Nguyên lý làm việc: Báo cáo tốt nghiệp Nguyễn Văn Hiệu TĐH46 36 Mạch điện Hình. 0V, V B = 3V. Quá trình phân tích tơng tự sẽ cho ta kết quả D A dẫn, D B ngắt. V Z đợc ghim ở 0,7V do D A dẫn điện. - Trờng hợp 4: Khi V A = V B = 0V. D A và D B đều dẫn. V Z cũng. tra: căn cứ kết quả tính toán, đối chiếu điều kiện đóng mở, có thể biết giả thiết hợp lý đúng hay sai. Nếu sai thì phải xét lại giả thiết, đa ra giả thiết hợp lí rồi tính toán kết quả. Trong