CHƯƠNG 2: TOÁN TỬ VERILOG 2.1. Biểu diễn số trong Verilog 2.1.1. Biểu diễn giá trị logic trong Verilog Biểu diễn giá trị logic: Verilog HDL có 4 giá trị logic LOGIC Mô tả 0 Mức 0, điều kiện sai 1 Mức 1, điều kiện đúng X or x Mức tùy định Z or z Trạng thái tổng trở cao 2.1.2. Cách biểu diễn số: Số có cơ số: số nguyên được khai báo dùng những cơ số nhất định (hệ 2, 8, 10, 16) integer_name = size base value; Trong đó: • integer_name: tên của số nguyên cần dùng • size: số bit nhị phân (biểu diễn số nguyên) • base: cơ số (theo đó: b – binary; o – octal; d – decimal; h hexadecimal) • value: giá trị thiết lập Ví dụ: 2.2 Toán tử trong Verilog 2.2.1.Toán tử số học: • + :cộng theo bit • :trừ theo bit • : nhân • :chia • % : chia lấy dư Lưu ý: Nếu bất kì bit nào của một toán hạng trong toán tử số học là x hay z thì kết quả là x. 2.2.2. Toán tử quan hệ: So sánh 2 toán hạng và trả về giá trị 0 hoặc 1 (truefalse). • > (lớn hơn ) • < ( nhỏ hơn ) • >= (lớn hơn hoặc bằng ) •