Lập trình các bộ cộng, trừ, nhân, chia, căn bậc n, lũy thừa bậc n sử dụng code verilog (có đính kèm code) MÔ PHỎNG TRÊN MODELSIM sử dụng các giải thuật CSA, CPL, CRA, vedic sub- division
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ -* - KỸ THUẬT SỐ NÂNG CAO BÁO CÁO BÀI TẬP LỚN GVHD: TRẦN HOÀNG LINH TP.HCM, ngày 15 tháng 12 năm 2019 MỤC LỤC 2|Page NỘI DUNG Chương 1: Các Bộ Dùng Chung 3|Page Bộ Normalize 4|Page Bộ Mux 5|Page 6|Page Bộ Shift Right a.Khối chung: b.Khối Chi tiết: 7|Page Bộ Shift Left a.Khối chung: b.Khối Chi tiết: 8|Page 9|Page Bộ Check_input Exponent Fraction Flag 00000000 0000000000000000000000000 FlagZero 11111111 1111111111111111111111111 FlagNaN 11111111 0000000000000000000000000 FlagInf 10 | P a g e Chương 7: Bộ Căn bậc Module tổng quát a Mô tả: S= A A: floating point 32bits S: floating point 32bits b Giải thuật: S n+1 = S n + ( Approximately: c Chi tiết: A − Sn ) / Sn 42 | P a g e Module Rs_Element a Mơ hình chung b Mơ hình chi tiết 43 | P a g e Module Unit a Mô tả OUT = PRE _ OUT + ( A − PRE _ OUT ) / PRE _ OUT b Chi tiết 44 | P a g e Result_Rs A Inf -Inf NaN A>0 A