Slide kỹ thuật điện tử bai7 machtohop

BÀI 7: MẠCH TỔ HỢP (Tham khảo giáo trình: Từ trang 143 trang 172) Giới thiệu Mơ hình mạch tổ hợp với n đầu vào m đầu I Các định lý đại số BOOLEAN Các tiên đề: 1) 2) 3) Định lý DeMorgan: 4) 5) 6) 7) 8) I Các định lý đại số BOOLEAN Các định lý cho phép toán XOR (⊕): 1) 2) 3) 4) 5) 6) 7) Các phép giao hoán, kết hợp phân phối 1) 2) 3) 4) 5) 6) 7) 8) 9) 10) = AB + ̅ AB + ̅ = B + ̅ = + y= x = ̅ x = ̅+ ̅ = ̅+ = ̅ ̅ = = + + + + = + ̅ = + ̅ x = B+ ̅ = + ⊕ Định lý DeMorgan + + ̅ Rút gọn: Dùng định lý DeMorgan: II Thiết kế mạch logic tổ hợp: Phương pháp biểu diễn hàm Boolean (Boolean Function) a) Biểu diễn dạng bảng thật (Truth Table) Ví dụ: biểu diễn hàm biến ngõ vào, ngõ Decimal C B A Y 0 0 0 1 0 1 0 x 1 x 1 0 1 0: logic 0; 1: logic 1; x: don’t care (có thể 1) II Thiết kế mạch logic tổ hợp: Phương pháp biểu diễn hàm Boolean (Boolean Function) b) Biểu diễn dạng tổng chuẩn đầy đủ (minterm): Ví dụ 1: biểu diễn hàm biến ngõ vào, ngõ Decimal C B A Y 0 0 0 1 0 1 0 1 1 0 1 Minterm II Thiết kế mạch logic tổ hợp: Phương pháp biểu diễn hàm Boolean (Boolean Function) b) Biểu diễn dạng tổng chuẩn đầy đủ (minterm): Ví dụ 2: biểu diễn hàm biến ngõ vào, ngõ Decimal C B A Y 0 0 0 1 0 1 0 1 x 1 0 1 x Minterm II Thiết kế mạch logic tổ hợp: Phương pháp biểu diễn hàm Boolean (Boolean Function) c) Biểu diễn dạng tích chuẩn đầy đủ (maxterm): Ví dụ 1: biểu diễn hàm biến ngõ vào, ngõ Decimal C B A Y 0 0 1 0 1 0 1 0 1 1 1 Maxterm II Thiết kế mạch logic tổ hợp: Phương pháp biểu diễn hàm Boolean (Boolean Function) c) Biểu diễn dạng tích chuẩn đầy đủ (maxterm): Ví dụ 2: biểu diễn hàm biến ngõ vào, ngõ Decimal C B A Y 0 0 1 0 1 0 1 0 1 x 1 1 Maxterm II Phương pháp thiết kế mạch logic tổ hợp Bước 1: Từ yêu cầu toán ta lập bảng thật Bước 2: Từ bảng thật suy biểu thức Boolean cho mạch cần thiết kế Bước 3: Rút gọn biểu thức Boolean (nếu có thể) Bước 4: Chuyển biểu thức Boolean thành mạch tổ hợp Ví dụ 1: Thiết kế mạch logic ngõ vào, A, B, C với yêu cầu: ngõ mức cao có ngõ vào mức cao X = BC + AC + AB Hoặc: X = (B + A)C + AB Ví dụ 2: Thiết kế mạch logic ngõ vào, A, B, C, D (trong A ứng với MSB, D ứng với LSB) với yêu cầu ngõ mức cao giá trị thập phân ngõ vào ABCD = 610, 710, 1310 Ví dụ 3: Cho số nhị phân bit x1x0 y1y0, thiết kế mạch cho ngõ mức cao x1x0 = y1y0 III Mạch giải mã (DECODER) Là mạch logic giải mã N-bit nhị phân ngõ vào thành M đường ngõ ra, đường ngõ mức tích cực ứng với tổ hợp N-bit ngõ vào Gọi giải mã phát mã Mạch giải mã sang Mạch có ngõ vào ngõ ra, (binary to octal decoder), với ngõ tích cực mức 1, có bảng thật sau: 10 Viết hàm ngõ ra: Giải mã sang dùng IC74LS138 Ví dụ: VCC CBA = 000: Y0 = 0, ngõ khác CBA = 100: Y4 = 0, ngõ khác A B C G1 G2A G2B GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 Ngõ tác động mức thấp: VCC 16 VCC 11 Sơ đồ cấu trúc mạch bên IC 74LS138: Mở rộng mạch giải mã: Có thể ghép giải mã liên tầng để giải mã từ mã lớn Ví dụ, kết hợp giải mã sang để tạo thành giải mã sang 16 12 Sử dụng giải mã để thiết kế mạch theo dạng hàm minterm Ví dụ: xét hàm logic có biểu thức sau Có thể thiết lập hàm sau: IV Giải mã LED đoạn: Bộ giải mã LED đoạn có ngõ vào theo mã BCD ngõ ứng với mã LED đoạn LED đoạn có loại: loại anode chung loại cathode chung 13 Khảo sát IC 7449: 74LS49 có ngõ tích cực mức cao, LED tương ứng cathode chung Khảo sát IC 7449: LED1 R1 270x8 10 a b c d e f g p LED7S C2 A B C D E F G 11 10 13 12 BI 74LS49 C1 14 A0 A1 A2 A3 VCC GND VCC VCC Giá trị BCD từ đến 74LS49 có ngõ tích cực mức cao, LED tương ứng cathode chung 14 Khảo sát IC 7447: 74LS47 với ngõ tích cực mức thấp, sử dụng LED tương ứng anode chung Khảo sát IC 7447: VCC BI/RBO LED7S C2 a b c d e f g p C1 10 LT RBI A B C D E F G LED1 R1 270x8 13 12 11 10 15 14 3 A0 A1 A2 A3 GND VCC 16 74LS47 VCC VCC Giá trị BCD từ đến 74LS47 với ngõ tích cực mức thấp, sử dụng LED tương ứng anode chung 15 V MẠCH MÃ HĨA (ENCODER) Ngược với q trình giải mã q trình mã hóa thực mạch logic mã hóa Chỉ ngõ vào mã hóa tích cực, từ mã N-bit ngõ tùy thuộc vào ngõ vào tích cực Mạch mã hóa ưu tiên 8-3: 16 3.6.2 Mã hóa ưu tiên D0 D1 D2 D3 D4 D5 D6 D7 EI 74LS148 Q0 Q1 Q2 EO GS GND 10 11 12 13 VCC 16 Khảo sát IC 74148 (mã hóa ưu tiên octal to binary): • 15 14 74LS148 có hai ngõ GS E0 • Ngõ GS (Group Select) tích cực mức mạch hoạt động chế độ mã hóa có số ngõ vào tích cực • E0 (enable output) tích cực mức EI tích cực mức khơng có ngõ vào tích cực 17 CÂU HỎI ƠN TẬP Câu 1: Đơn giản mạch hình 5.11 dùng đại số Boolean CÂU HỎI ÔN TẬP Câu 2: Thiết kế mạch điện logic tương ứng với bảng thật sau 18 CÂU HỎI ÔN TẬP Câu 3: Thiết kế mạch điện logic có ngõ vào A, B C Ngõ mức HIGH có ngõ vào mức LOW Câu 4: Một số nhị phân bit ký hiệu A3A2A1A0, với A0 bit LSB, thiết kế mạch logic mà ngõ mức HIGH số nhị phân lớn 0010 nhỏ 1000 Câu 5: Thực thi mạch điện câu dùng tất cổng NAND Câu 6: Thực thi mạch điện câu dùng tất cổng NAND Câu 7: Một đếm BCD với ngõ bit mã BCD hiển thị số xung đưa vào đếm Thí dụ, sau xung, ngõ đếm DCBA = 01002 = 410 Bộ đếm Reset 0000 xung thứ 10 bắt đầu đếm trở lại Nói cách khác, ngõ DCBA không biểu diễn giá trị lớn 10012 = 910 Hãy thiết kế mạch logic với ngõ mức HIGH đếm số 2, 3, 19 Câu 8: Hình 5.13 biểu diễn công tắc mạch điều khiển máy copy Thơng thường cơng tắc mở (open) Khi có giấy qua cơng tắc đóng (close) Cơng tắc khơng thể đóng (close) thời điểm Hãy thiết kế mạch logic với ngõ mức HIGH công tắc hay nhiều đóng Câu 9: Hình 5.14 thể mạch nhân hai số nhị phân bit X1X0 Y1Y0, ngõ số nhị phân Z3Z2Z1Z0 tương đương với tích đại số số ngõ vào Hãy thiết kế mạch logic cho mạch nhân 20 Câu 10: Một mã BCD truyền tới thiết bị nhận xa, bit A3A2A1A0, với A3 bit MSB Mạch nhận gồm mạch phát lỗi BCD để kiểm tra mã nhận Thiết kế mạch kiểm tra tạo mức HIGH có điều kiện lỗi xảy Câu 11: Thiết kế mạch logic với điều kiện: tín hiệu ngõ vào A đến ngõ Y ngõ vào điều khiển B mức LOW ngõ vào điều khiển C mức HIGH, trường hợp lại ngõ mức LOW Câu 12: Thiết kế mạch logic điều khiển qua tín hiệu A theo yêu cầu sau: 1.Ngõ X = A ngõ vào điều khiển B C giống 2.X trì mức HIGH B C khác 21