Nghiên cứu ứng dụng các phương pháp hiện đại nhận dạng sự cố ngắn mạch trên đường dây truyền tải điện

i ĐẠI HỌC THÁI NGUYÊN TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHIỆP DƯƠNG HỊA AN Tên đề tài : NGHIÊN CỨU ỨNG DỤNG CÁC PHƯƠNG PHÁP HIỆN ĐẠI NHẬN DẠNG SỰ CỐ NGẮN MẠCH TRÊN ĐƯỜNG DÂY TRUYỀN TẢI ĐIỆN Chuyên ngành : Kỹ thuật điều khiển tự động hóa Mã số: 9.52.02.16 LUẬN ÁN TIẾN SĨ KỸ THUẬT THÁI NGUYÊN – 2020 ii LỜI CAM ĐOAN Tôi xin cam đoan: Bản luận án “Nghiên cứu ứng dụng phương pháp đại nhận dạng cố ngắn mạch đường dây truyền tải điện” cơng trình nghiên cứu riêng tơi hồn thành bảo tận tình tập thể thầy giáo hướng dẫn khoa học Các kết nghiên cứu luận án trung thực, phần công bố tạp chí khoa học chuyên ngành với đồng ý đồng tác giả, phần lại chưa cơng bố cơng trình khác Thái Nguyên, ngày tháng năm 2019 Nghiên cứu sinh iii LỜI CẢM ƠN Trong trình làm luận án, tơi nhận nhiều ý kiến đóng góp từ thầy giáo, cô giáo, anh chị bạn đồng nghiệp Tơi xin bày tỏ lịng biết ơn đến thầy PGS.TSKH Trần Hoài Linh Trường đại học Bách Khoa Hà Nội, thầy TS Đỗ Trung Hải Trường đại học Kỹ thuật Công Nghiệp Hội đồng Khoa học – Khoa Điện - Trường Đại học Kỹ thuật Công nghiệp – Đại học Thái Nguyên Tôi xin chân thành cảm ơn thầy giáo, cô giáo Khoa Điện - Trường Đại học Kỹ thuật Công nghiệp – Đại học Thái Nguyên đồng nghiệp trường Đại học Kỹ thuật Cơng nghiệp gia đình có ý kiến đóng góp q báu tạo điều kiện thuận lợi cho tơi q trình hồn thành luận án Tơi xin chân thành cảm ơn Ban Giám hiệu Trường Đại học Kỹ thuật Công nghiệp Thái Nguyên, Phòng Đào tạo - Trường Đại học Kỹ thuật Công nghiệp, Công ty lưới điện cao Miền Bắc, Tổng Công ty Truyền tải điện Quốc gia - Tập đoàn ĐLVN tạo nhiều điều kiện tốt mặt để tơi hồn thành luận án Tác giả luận án iv MỤC LỤC MỤC LỤC .iv Chương 1: TỔNG QUAN VỀ NHẬN DẠNG SỰ CỐ TRÊN ĐƯỜNG DÂY TRUYỀN TẢI ĐIỆN Chương 2: CÁC GIẢI PHÁP CỦA LUẬN ÁN TRÊN CƠ SỞ PHÂN TÍCH CÁC THÀNH PHẦN SĨNG LAN TRUYỀN 19 Chương 3: PHƯƠNG PHÁP TDR XÁC ĐỊNH SỰ CỐ TRÊN ĐƯỜNG DÂY 41 v DANH MỤC CÁC TỪ VIẾT TẮT Từ viết tắt Ý Nghĩa Nghĩa tiếng Việt TDR Time Domain Reflectometry Phản xạ miền thời gian TFDR TFDR - Time Frequency Domain Reflectometry Phản xạ miền thời gian tần số ANNs Artificial Neural Networks Mạng noron nhân tạo ATP Alternative Transient Program Phần mềm mô ATP FFT Fast Fourier Transform Biến đổi Fourier nhanh MATLAB Matrix Laboratory Chương trình Matlab FT Fourier Transform Biến đổi phổ Fourier FPGA Field-Programmable Gate Array Mảng cổng lập trình dạng trường I/O Input/ Output Cổng vào/ ISE Interative Softwave Engineering Phần mềm ISE ADC Analog-to-Digital Converter Bộ biến đổi tương tự số DAC Digital to Analog Converter Bộ biến đổi số tương tự VHDL Very High Speed integrated circuit hardware Description Language Ngôn ngữ lập trình dùng để diễn tả phần cứng tích hợp tốc độ cao vi DANH MỤC CÁC KÝ HIỆU Ký hiệu Đơn vị Ý nghĩa I& A Dòng điện phức U& V Điện áp phức Z Ω Tổng trở R Ω/km Điện trở riêng L H/km Điện cảm riêng C F/km Điện dung riêng ZC Ω/km Tổng trở sóng riêng f Hz Tần số sóng G Km/Ω Điện dẫn v Km/s Vận tốc truyền sóng α Nep/km Hệ số tắt dần mục 2.1.2 β Rad/km Hệ số pha mục 2.1.2 α Hệ số khúc xạ β Hệ số phản xạ Ghi vii DANH MỤC CÁC BẢNG BIỂU viii DANH MỤC CÁC HÌNH VẼ MỞ ĐẦU 1.Tính cấp thiết đề tài Hệ thống điện hệ thống phức tạp cấu trúc vận hành, xẩy cố phần tử hệ thống ảnh hưởng đến độ tin cậy cung cấp điện, chất lượng điện gây thiệt hại lớn kinh tế Vì vậy, nội dung đề tài đề cập đến “Nghiên cứu ứng dụng phương pháp đại nhận dạng cố ngắn mạch đường dây truyền tải điện” nhằm hỗ trợ trình định vị khắc phục cố đường dây truyền tải điện, qua giảm bớt thiệt hại kinh tế nâng cao độ tin cậy cung cấp điện cho hộ tiêu thụ Bài toán phát dạng cố vị trí cố đường dây truyền tải điện toán kinh điển lý thuyết mạch hệ thống điện Hiện nay, có nhiều nghiên cứu thực vấn đề Tuy nhiên kết nhiều hạn chế có nhiều trường hợp cố giá trị phần tử gây cố gây tượng tương tự tham số đường dây nên phương pháp rơle tổng trở gây sai số lớn Việc phát triển thiết bị đo thuật tốn xử lý tín hiệu có khả để tiếp tục cải thiện kết phân tích Việc xây dựng thành cơng giải pháp phân tích phát vị trí điểm cố có ý nghĩa thực tế tốt, đưa vào vận hành có khả mang lại hiệu cao mặt kinh tế - kỹ thuật tăng cường độ xác nhằm hỗ trợ cho trình khắc phục cố nhanh Mục đích nghiên cứu Mục đích nghiên cứu luận án phát triển phương pháp sử dụng thuật toán đại cho phép xác định vị trí cố đường dây truyền tải điện ( khơng phân nhánh có nhiều nhánh rẽ) cách xác Phương pháp đề xuất luận án sử dụng tín hiệu đo sau chủ động phát xung (điện áp/ dòng điện) vào đầu đường dây truyền tải điện Để ước lượng vị trí cố luận án trình bày phương pháp phân tích sóng phản xạ: Phương pháp thứ sử dụng phân tích wavelet để phân tích thời điểm thay đổi đột ngột tín hiệu từ trích mẫu để xem xét Tín hiệu trích mẫu đưa vào mạng TSK để huấn luyện ước lượng vị trí cố Các thông số mạng TSK điều chỉnh dựa sở tín hiệu mẫu tạo nhờ sử dụng phần mềm Matlab để mơ q trình độ đường dây gây số cố ngắn mạch (ngắn mạch pha, pha, pha chạm đất ngắn mạch pha) thay đổi thông số điện trở cố, vị trí cố, điện cảm cố Phương pháp thứ sử dụng thuật toán so sánh hàm tương quan tín hiệu tới tín hiệu phản xạ để ước lượng vị trí cố Mơ hình sử dụng mạng nơron TSK huấn luyện để ước lượng vị trí cố với sai số nhỏ so với phương pháp trước dây Mơ hình sử dụng thuật toán hàm tương quan xây dựng để ước lượng vị trí cố đường dây có nhiều nhánh với sai số nhỏ thiết bị đo Từ làm giảm thời gian tìm kiếm khắc phục cố, nâng cao hiệu vận hành hệ thống điện giảm thiệt hại kinh tế Đối tượng phạm vi nghiên cứu Luận án tập trung nghiên cứu đưa phương pháp xác định vị trí cố đường dây truyền tải điện không phân nhánh có phân nhánh Các phần mềm sử dụng luận án: Matlab, ISE Phạm vi nghiên cứu: Ứng dụng phần mềm Matlab mô dạng ngắn mạch đường dây truyền tải điện khơng phân nhánh có nhiều nhánh Nghiên cứu lý thuyết truyền sóng đường dây truyền tải điện Lập trình thuật tốn phân tích xử lý tín hiệu cơng cụ matlab, wavelet, mạng nơron, hàm tương quan, phân tích tín hiệu miền thời gian tần số để xác định vị trí cố, dạng cố đường dây truyền tải không phân nhánh đường dây truyền tải có nhiều nhánh Nghiên cứu ảnh hưởng điện trở, điện cảm cố đường dây đến sai số phương pháp 122 end end % -% xac dinh gia tri thoi diem y4=Coeff; n=length(y4); y4=y4(6000:6500); maxy4=max(y4); for i=6000:1:6500 if y1(i)==maxy4 t4=i; end end % -y5=Coeff; n=length(y5); y5=y5(7200:7800); maxy5=max(y5); for i=7200:1:7800 if y1(i)==maxy5 t5=i; end end % -% xac dinh gia tri thoi diem ph?n x? t? đi?m y6=Coeff; n=length(y6); y6=y6(7600:8000); maxy6=max(y6); for i=7600:1:8000 if y1(i)==maxy6 t6=i; end end y7=Coeff; n=length(y7); y7=y7(8000:9000); maxy7=max(y7); for i=8000:1:9000 if y1(i)==maxy7 t7=i; end end % thoi gian song di va phan hoi detat2=(t2-t1)*1000/10000; % ns v0=2*46.7/detat2*10^6 % -xac dinh van toc - 122 - 123 Phụ lục 4: Chương trình thử nghiệm nhận dạng cố sử dụng chip FPGA `timescale 1ns / 1ps module clk_gen(CLKIN_IN, RST_IN, CLKFX_OUT, CLKIN_IBUFG_OUT, CLK0_OUT); input CLKIN_IN; input RST_IN; output CLKFX_OUT; output CLKIN_IBUFG_OUT; output CLK0_OUT; wire CLKFB_IN; wire CLKFX_BUF; wire CLKIN_IBUFG; wire CLK0_BUF; wire GND_BIT; assign GND_BIT = 0; assign CLKIN_IBUFG_OUT = CLKIN_IBUFG; assign CLK0_OUT = CLKFB_IN; BUFG CLKFX_BUFG_INST (.I(CLKFX_BUF), O(CLKFX_OUT)); IBUFG CLKIN_IBUFG_INST (.I(CLKIN_IN), O(CLKIN_IBUFG)); BUFG CLK0_BUFG_INST (.I(CLK0_BUF), O(CLKFB_IN)); DCM_SP #( CLK_FEEDBACK("1X"), CLKDV_DIVIDE(2.0), CLKFX_DIVIDE(1), CLKFX_MULTIPLY(5), CLKIN_DIVIDE_BY_2("FALSE"), CLKIN_PERIOD(20.000), CLKOUT_PHASE_SHIFT("NONE"), DESKEW_ADJUST("SYSTEM_SYNCHRONOUS"), DFS_FREQUENCY_MODE("LOW"), DLL_FREQUENCY_MODE("LOW"), DUTY_CYCLE_CORRECTION("TRUE"), FACTORY_JF(16'hC080), PHASE_SHIFT(0), STARTUP_WAIT("FALSE") ) DCM_SP_INST (.CLKFB(CLKFB_IN), CLKIN(CLKIN_IBUFG), DSSEN(GND_BIT), PSCLK(GND_BIT), PSEN(GND_BIT), PSINCDEC(GND_BIT), RST(RST_IN), - 123 - 124 CLKDV(), CLKFX(CLKFX_BUF), CLKFX180(), CLK0(CLK0_BUF), CLK2X(), CLK2X180(), CLK90(), CLK180(), CLK270(), LOCKED(), PSDONE(), STATUS()); Endmodule ////////////////////////////////////////////////////////////////////////////////// module rs232ctrl( clk, TxD, RxD, din, TxD_busy, TxD_start ); input clk; input RxD; input [7:0] din; input TxD_start; output TxD; output TxD_busy; wire [7:0] TxD_data; assign TxD_data = din; // Instantiate the module async_transmitter async_transmitter_unit ( clk(clk), TxD_start(TxD_start), TxD_data(TxD_data), TxD(TxD), TxD_busy(TxD_busy) ); async_receiver async_receiver_unit ( clk(clk), - 124 - 125 RxD(RxD), RxD_data_ready(RxD_data_ready), RxD_data(RxD_data), RxD_idle(RxD_idle), RxD_endofpacket(RxD_endofpacket) ); Endmodule // Chương trình tạo xung phát vào đầu đường dây: `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// module async_transmitter( input clk, input TxD_start, input [7:0] TxD_data, output TxD, output TxD_busy ); // Assert TxD_start for (at least) one clock cycle to start transmission of TxD_data // TxD_data is latched so that it doesn't have to stay valid while it is being sent parameter ClkFrequency = 25000000; // 25MHz parameter Baud = 115200; //số bit truyền thời gian giây theo chuẩn RS232 generate if(ClkFrequency