Thiết kế mạch khuyếch đại tín hiệu wifi đồng thời ở hai băng tần 2.4 và 5GHz

Trong mạch phối hợp trở kháng, các phần tử cộng hưởng này được đặt ở giữa đoạn dây truyền sóng và đoạn dây chêm stub.. Trong trường hợp này, để đảm bảo mạch ổn định thì giá trị điện dẫn

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA

LÊ PHÚ SĨ TIẾN

THIẾT KẾ MẠCH KHUẾCH ĐẠI TÍN HIỆU WIFI

ĐỒNG THỜI Ở HAI BĂNG TẦN

Công trình được hoàn thành tại: Trường Đại học Bách Khoa - ĐHQG-HCM

Cán bộ hướng dẫn khoa học: TS Huỳnh Phú Minh Cường

ĐẠI HỌC QUỐC GIA TP.HCM

TRƯỜNG ĐẠI HỌC BÁCH KHOA

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

ĐỘC lập- Tự do- Hạnh phúc

NHIỆM VỤ LUẬN VĂN THẠC SĨ

I TÊN ĐỀ TÀI: Thiết kế mạch khuếch đại tín hiệu wifi đồng thời ở hai băng tần 2.4

và 5GHz

II NHIỆM VỤ VÀ NỘI DUNG: Thiết kế bộ khuếch đại tín hiệu wifi hoạt động ở hai

băng tần 2.4 và 5GHz, băng thông tín hiệu > 22MHz , độ lợi > 15dB

IV NGÀY HOÀN THÀNH NHIỆM VỤ: 17/6/2016

V CÁN BỘ HƯỚNG DẪN: TS Huỳnh Phú Minh Cường

CÁN BỘ HƯỚNG DẪN

TP.HCM, ngày tháng năm 2016

CHỦ NHIỆM BỘ MÔN ĐÀO TẠO

TS Huỳnh Phú Minh Cường

TRƯỚNG KHOA ĐIỆN-ĐIỆN TỬ

LỜI CẢM ƠN

Em xin cảm ơn quý Thầy, Cô Bộ môn Viễn Thông, Phòng Đào Tạo Sau Đại Học trường Đại học Bách Khoa thành phố Hồ Chí Minh đã truyền đạt kiến thức, tạo điều kiện hoàn thành các môn học trong thời gian tôi học tập tại Trường Em xin chân thành

em hoàn thành luận văn này Xin cảm ơn gia đình và các bạn đồng nghiệp, các bạn học

đã hỗ trợ tôi trong suốt thời gian học tập

Lê Phú Sĩ Tiến

TÓM TẮT

Ngày nay, số lượng người dùng wifi ngày càng tăng nhanh, đòi hỏi các nhà sản xuất phải tính toán đến việc chống nghẽn Wifi hoạt động ở hai băng tần 2.4GHz và 5GHz là một giải pháp tối ưu thời điểm này Trong đề tài, một phương pháp mới thiết kế bộ khuếch đại wifi hai băng hoạt động ở hai băng tần 2.4 và 5GHz được giới thiệu Việc thiết kế sử dụng kĩ thuật mới là phối hợp trở kháng đồng thời hai băng kết hợp với lọc loại bỏ các hài không cần thiết Phần tử thụ động LC và substrate ISOLA IS680345DK được sử dụng trong mạch “Thiết kế mạch khuếch đại tín hiệu wifi đồng thời ở hai băng tần 2.4 và 5GHz” đóng góp vào công nghệ phối hợp hai băng vẫn còn mới mẻ ở Việt Nam

ABSTRACT

Nowadays, the number of wifi users has increased faster and faster, requiring telecommunication companies to find solutions to avoid network congestion Dualband wifi which operates at 2.4 and 5GHz, is an optimal solution at this time In the thesis, a new method to design dual-band wifi power amplifier operating at 2.4 and 5GHz is presented The design uses new technique for concurrent dual-band impedance-matching and suppressing unnecessary harmonics In this cữcuit, LC passive elements and ISOLA IS680345DK substtate are used "Designing concurrent dual-band wifi amplifier operating at 2.4 and 5GHz " contributes to the dual-band matching technique, which is still new in Vietnam

LỜI CAM ĐOAN

Tôi xin cam đoan rằng đây là công trình nghiên cứu của tôi dưới sự hướng dẫn của

TS Huỳnh Phú Minh Cường Các nội dung nghiên cứu và kết quả ửong luận văn này chưa được công bố hoặc đã nộp để lấy bằng tại bất cứ trường đại học nào, ngoại trừ các kết quả tham khảo đã được ghi rõ ửong luận văn

Lê Phú Sĩ Tiến

MỤC LỤC

CHƯƠNG I: TỔNG QUAN 1

1.1 Giới thiệu: 1

1.2 Các công trình nghiên cứu liên quan 3

CHƯƠNG II: CƠ SỞ LÝ THUYẾT 7

2.1 Mạch khuếch đại công suất 7

2.1.1 Hiệu suất của mạch khuếch đại 7

2.1.2 Độ lợi của mạng hai cửa: 8

2.1.3 Các lớp của mạch khuếch đại 10

2.1.4 lìm hiểu về độ ổn định của mạch 10

2.1.5 Giải pháp gia tăng tính ổn định: 14

2.2 Phối hợp trở kháng 17

2.2.1 Phối hợp trở kháng một băng tần (single-band matching) 18

2.2.1.1 Phối hợp trở kháng sử dụng phần tử thụ động (Lumped element- L network): ' 18

2.2.1.2 Phối hợp trở kháng một dây chêm: 18

2.2.1.3 Phối hợp trở kháng hai dây chêm: 20

2.2.2 Nguyên lý cơ bản phối hợp trở kháng ở hai băng tần (dual-band matching) 21 2.2.2.1 Phối hợp trở kháng dùng phần tử thụ động 21

2.2.2.2 Phối hợp trở kháng dựa trên chuyển đổi trở kháng đặc tính 25

2.2.2.3 Kỹ thuật mới phối hợp hai băng tần đồng thời kết hợp với lọc 26

2.3 Đường truyền vi dải (Microstrip line) 28

2.4 Một số thông số của mạch siêu cao tần 29

2.4.1 Nhiễu (noise) 29

2.4.2 Tính phi tuyến 30

CHƯƠNG III: THIẾT KẾ MẠCH KHUẾCH ĐẠI TÍN HIỆU WIFI ĐỒNG THỜI HAI BĂNG TẰN 2.4 VÀ 5GHz " 35

3.1 Xác định mục tiêu thực hiện 35

3.2 Các bước thực hiện 35

3.2.1 Lựa chọn transistor 36

3.2.2 Tính phân cực cho transistor 37

3.2.3 Phân tích tính ổn định cho mạch 38

3.2.4 Phối hợp trở kháng đồng thời hai băng tần 2.4 và 5GHz 43

3.2.4.1 Tìm thông số s mới sau khi gắn thêm điện trở ổn định 43

3.2.4.2 Thực hiện thiết kế mạch phối họp đơn băng ở tần số 2.4 và 5GHz: 43

3.2.4.3 Chuyển đổi hai mạch phối hợp trở kháng đơn băng thành một mạch phối hợp trở kháng hai băng đồng thời 49

3.2.5 Tiến hành layout mạch và chạy mô phỏng EM 64

3.3 Tính độ lựi của mạch 86

CHƯƠNG IV: KẾT QUẢ THựC TẾ VÀ KINH NGHIỆM THỰC HIỆN 88

CHƯƠNG V: KẾT LUẬN 97

TÀI LIỆU THAM KHẢO: 98

PHỤ LỤC 99

MỤC LỤC HÌNH

Hình 1.1: Sơ đồ hệ thống wifi trang 1 Hình 1.2: Mạch phối hợp trở kháng dùng phần tử cộng hưởng trang 4 Hình 1.3: S21 đáp ứng theo tần số của mạch LNA trang 5 Hình 1.4: Mạch chuyển đổi hai giá trị phức ở hai tần số khác nhau về giá

trị thực, mạch lọc hai băng phối hợp giá trị thực về trở kháng 500hm trang ố Hình 2.1: Mạng 2 cửa trang 8 Hình 2.2: Trường hợp mạch ổn định không điều kiện hang 11

không chứa tâm đồ thị Smith hang 12

chứa tâm đồ thị Smith hang 13

ttang 19 Hình 2.9: c/ Mạch phối hợp hai dây chêm với tải cách dây chêm thứ nhất

một đoạn, d/ Mạch phối hợp vị trí tải trùng với vị trí dây chêm thứ nhất ttang 21 Hình 2.10a: Trở kháng chuẩn hóa tại hai tần số fl và f2 nằm ngoài đường

tròn điện kháng đơn vị g=l trang 22 Hình 2.10b: Trở kháng chuẩn hóa ở hai tần số nằm ngoài vòng tròn dẫn nạp

trang 23 Hình 2.10c: Trở kháng tải của hai tần số nằm trên đường tròn điện kháng

và dẫn nạp riêng biệt trang 24 Hình 2.11: Mạch phối hợp trở kháng hai băng tần trang 25 Hình 2.12: a/ Mạch phối hợp đơn băng ở f 1, b/ Mạch phối hợp đơn băng ở

f2, c/ Mạch phối hợp hai băng trang 27 Hình 2.13: a/ Các lớp vật lý của Microstrip line, b/ Từ trường phân bố trên

Microstrip line trang 29 Hình 2.14a: Hệ số nhiễu và tỉ lệ tín hiệu trên nhiễu trang 29 Hình 2.14b: Hệ thống ghép nối tiếp trang 30 Hình 2.15: Sơ đồ khối hệ thống phi tuyến trang 30 Hình 2.16: Định nghĩa điểm nén 1 dB trang 32 Hình 2.17: Xác định điểm IP3 trang 34 Hình 3.1: Sơ đồ khối cơ bản mạch phối hợp hai băng đồng thời trang 35 Hình 3.2: Hệ số nhiễu và độ lợi của transistor ttang 37 Hình 3.3: a/ Mô hình xác định điểm phân cực bằng ADS, b/ Kết quả mô

phỏng ttang 38 Hình 3.4: Mô phỏng độ ổn định khi chưa gắn điện ttở ổn định trang 40 Hình 3.5: a/ Đường ttòn ổn định ngõ vào đường ttòn ttở kháng, b/ Đường ừòn ổn định ngõ vào theo đường ttòn dẫn nạp ttang 40 Hình 3.5: c/ Đường ửòn ổn định ngõ ra trên đồ thị Smith ửở kháng,

d/ Đường tròn ổn định ngõ ra trên đồ thị Smith đẫn nạp trang 41

Hình 3.6: a/ Mạch mắc thêm điện trở 100 Ohm, b/ Kết quả mô phỏng độ

ổn định trên ADS trang 42 Hình 3.7: Bảng thông số s sau khi gắn điện ửở ổn định được mô phỏng từ

ADS trang 43 Hình 3.8: a/Phối hợp trở kháng ngõ vào, b/ Phối hợp trở kháng ngõ ra tại

tần số 2.4GHz trang 45 Hình 3.9: a/ Mạch mô phỏng phối hợp tại tần số 2.4GHz, b,c/ Kết quả mô phỏng S21,S11,S12,S22 trang 46 Hình 3.10: a/Mạch phối hợp tại tần số 5GHz, b,c/ Kết quả mô phỏng mạch

phối hợp trang 47 Hình 3.11: Phối hợp trở kháng tầng trung gian trang 48 Hình 3.12: a/ Mạch phối hợp hai tầng ửansistor tại tần số 2.4GHz, b,c/ Kết

quả mô phỏng trang 48 Hình 3.13: a/ Mạch phối hợp 2 tầng ửansistor tại tần số 5GHz, b,c/ Kết

quả mô phỏng ttang 49 Hình 3.14: a/ Mạch ngõ vào tại tần số 2.4GHz, b/ Mạch ngõ vào tại tần số

5GHz ttang 50 Hình 3.15a: Mạch chuyển đổi ngõ vào hai băng phần thứ nhất ttang 52 Hình 3.15b: Mạch chuyển đổi ngõ vào hai băng phần thứ hai ttang 53 Hình 3.15c: Mạch chuyển đổi ngõ vào hai băng phần thứ ba ttang 54 Hình 3.16: Mạch ngõ vào sau khi chuyển đổi sang dạng phối hợp hai băng

ttang 54 Hình 3.17: a/ Mạch phối hợp ngõ ra tại tần số 2.4GHz, b/ Mạch phối hợp ngõ ra tại tần

số 5GHz trang 55

Hình 3.18a: Mạch chuyển đổi ngõ ra hai băng phần thứ nhất trang 56 Hình 3.18b: Mạch chuyển đổi ngõ ra hai băng phần thứ hai trang 57 Hình 3.18c: Mạch chuyển đổi ngõ ra hai băng phần thứ ba trang 58 Hình 3.19: Mạch ngõ ra sau khi được chuyển đổi sang dạng phối hợp hai

băng trang 59 Hình 3.20: a/ Mạch trung gian tại tần số 2.4GHz, b/ Mạch trung gian tại

tần số 5GHz trang 59 Hình 3.21a: Mạch chuyển đổi tầng trung gian hai băng phần thứ nhất trang 60 Hình 3.21b: Mạch chuyển đổi tầng trung gian hai băng phần thứ hai trang 61 Hình 3.21c: Mạch chuyển đổi tầng trung gian hai băng phần thứ ba trang 62 Hình 3.22: Mạch tầng trung gian sau khi chuyển đổi sang dạng hai băng trang 63 Hình 3.23: a/Mạch khuếch đại hai băng đồng thời, b/ Kết quả mô phỏng

trang 64 Hình 3.24: cấu trúc Microstrip line ttang 65 Hình 3.25: a/ Mạch mô phỏng lỗ xuyên lớp, b/Kết quả mô phỏng

lỗ xuyên lớp ttang 66 Hình 3.26: a/ Mạch có gắn lỗ xuyên lớp, b/ Mạch không có gắn lỗ xuyên lớp

ttang 67 Hình 3.27: a/ Mô phỏng SI 1 và S33, b/ Mô phỏng S21 và S43 ttang 67 Hình 3.28: a/ Mô phỏng transistor dưới dạng schematic, b/ Mô phỏng

ttansistor dạng EM để lấy bộ thông số s mới ttang 69 Hình 3.29: Mạch mô phỏng tầng ngõ vào sau khi thay kết nối bằng microstrip line và thông số s phần tử thụ động trang 71 Hình 3.30: Mạch mô phỏng tầng trung gian sau khi thay kết nối bằng

microstrip line và thông số s phần tử thụ động trang 73 Hình 3.31: Mạch mô phỏng tầng ngõ ra sau khi thay kết nối bằng

microstrip line và thông số s phần tử thụ động trang 75 Hình 3.32: Kết quả mô phỏng sau khi thay kết nối bằng microstrip line và

thông số s phần tử thụ động trang 76 Hình 3.33: a/ Mô phỏng các cuộn chặn cao tần trong mạch, b/ Kết quả mô

phỏng trang 77 Hình 3.34: Bảng thông số kích thước của pad hàn linh kiện trang 78 Hình 3.35: Chọn Generate/Update layout đểtiến hành xuất layout trang

78 Hình 3.36: Mạch xuất dạng layout trang 79 Hình 3.37: Định nghĩa cấu trúc substrate trang 80 Hình 3.38: Định nghĩa chất liệu các lớp trang 80 Hình 3.39: Cửa sổ thiết lập port hang 81 Hình 3.40: Cửa sổ thiết lập tần số hang 81 Hình 3.41: Cửa sổ thiết lập Option hang 82

Hình 3.42: Cửa sổ thiết lập mô phỏng hang 83 Hình 3.43: Mạch mô phỏng dưới dạng EM hang 85 Hình 3.44: Kết quả mô phỏng mạch EM hang 86 Hình 4.1: a/b Hai mạch thực tế đo lần đầu hang 88 Hình 4.2: Mạch thực tế đo lần hai trang 89 Hình 4.3: Mạch đo lần thứ ba trang 90 Hình 4.4: Mạch schematic thay đổi gắn thêm tụ 0.2pF trang 91 Hình 4.5: Mạch thực tế lần đo thứ tư trang 91 Hình 4.6: Quá trình đo lần thứ tư trang 92 Hình 4.7: Kết quả đo được trong lần đo thứ tư trang 93 Hình 4.8: Trang web linh kiện Mouser trang 95

MỘT SỐ TỪ VIẾT TẮT

ADS: Advanced Design System (Phần mềm mô phỏng của Agilent) EM:

Electromagnetic (Điện từ trường)

IM: Intermodulation

IP3: Third-order intercept point

LNA: Low Noise Amplifier

PA: Power Amplifier

TOI: Thữd Order Intermodulation

CHƯƠNG I: TỒNG QUAN

1.1 Giới thiệu:

Wifi là từ viết tắt của “Wireless Fidelity” hay là chuẩn 802.11 là hệ thống mạng không dây sử dụng sóng vô tuyến Hệ thống cho phép truy cập internet ở những nơi có sóng của hệ thống này, không cần cáp kết nối Wifi có 4 chuẩn thông dụng hiện nay là 802.1 la/b/g/n Sơ đồ hệ thống wifi có thể được hiểu đơn giản như hình 1.1:

Hình 1.1: Sơ đồ hoạt động hệ thống wifil 1 ]

Truyền thông trong hệ thống wifi là truyền 2 chiều, cố thể hiểu đơn giản như sau:

- Bộ chuyển đổi tín hiệu không dây trong máy tính sẽ chuyển đổi của máy tính

sẽ chuyển đổi dữ liệu sang tín hiệu vô tuyến qua ănten Router wifi sẽ nhận những tín hiệu này, giải mã chúng gửi chứng và chuyền lên internet thông qua kết nối hữu tuyến

- Quá trình truyền thông tin từ internet đến mảy tính cũng thực hiện tương tự theo chiều ngược lại

Sống vô tuyến dùng cho wifi hoạt động ở tần sổ 2.4GHz và nay sử dụng thêm tần

số 5GHz Hai tần số này cao hơn tần số dành cho điện thoại di động và truyền hình Mặc

dù việc dùng thêm hăng tần 5GHz thì gia tăng chỉ phí và tính đâm xuyên

2

kém khi hoạt động nhưng nó lại giải được bài toán giảm tải cho băng tần 2.4GHz, hạn chế nhiễu

Ưu điểm của wifi hoạt động ở tần số 5GHz:

Ưu điểm lớn nhất của thiết bị wifi 5GHz so với 2.4GHz là khả năng không bị xuyên nhiễu từ các thiết bị không dây khác được sử dụng trong gia đình hoặc văn phòng Điện thoại không dây, thiết bị bluetooth, lò vi sóng, thiết bị giám sát trẻ em, hệ thống cảnh báo, loa không dây hoặc các thiết bị khác sử dụng tín hiệu vô tuyến ở tần

số 2.4GHz có thể làm yếu mạng wifi hoạt động ở tần số này

Có thể thấy rằng, một trong những nguồn gây xuyên nhiễu điển hình nhất cho các mạng không dây là các mạng không dây gần đó Các thiết bị wifi 5GHz tránh bớt được điều này vì các thiết bị không dây hiện nay chủ yếu đang hoạt động ở tần số 2.4GHz Tuy nhiên, chúng lại có nhược điểm là phạm vi bị hạn chế và giá thành cao Một nguyên lý trong truyền sóng vô tuyến đó là: tần số càng cao thì độ suy hao tín hiệu theo khoảng cách càng lớn Chính vì vậy các thiết bị mạng 5 GHz sẽ có phạm vi phủ sóng nhỏ hơn các thiết bị 2.4 GHz Dù điều này có thể được khắc phục một phần bằng các công nghệ anten mới, tuy nhiên nếu một thiết bị nào đó ở khá xa điểm truy cập không dây thì rất có thể nó vẫn hoạt động tốt với router 2.4GHz, nhưng với router 5GHz thì không Bên cạnh đó giá thành các thiết bị này vẫn cao, khó tiếp cận phổ biến với người dùng

Từ ưu và nhược điểm trên, ta nhận thấy việc kết hợp sử dụng wifi hai băng tần 2.4 GHz và 5GHz là một giải pháp tốt

Các chuẩn của wifi:

Chuẩn wifi đầu tiên trên thị trường là chuẩn 802.1 lb, đây là chuẩn có tốc

độ rộng của vùng phủ đáp ứng được Trước tiên, mục tiêu của đề tài là tìm hiểu và thiết

kế bộ khuếch đại công suất hoạt động ở hai băng tần 2.4GHz và 5GHz để tạo điều kiện phát triển thiết kế sau này là hệ thống phát wifi hai băng tần

Bộ khuếch đại công suất tín hiệu wifi hai băng tần trong đề tài có hướng nghiên cứu khác với các hệ thống khuếch đại phổ biến là không dùng từng bộ khuếch đại riêng lẻ cho từng băng tần, không cần dùng bộ chuyển đổi, mà đây là sự kết hợp chỉ còn một bộ khuếch đại dùng đồng thời cho tín hiệu cả hai băng tần 2.4 và 5GHz Đề tài sử dụng phương pháp mới phối hợp trở kháng hai băng đồng thời kết hợp với lọc những thành phần hài không cần thiết Việc khuếch đại cùng lúc hai băng mang tính tiện lợi, giảm kích thước, phù hợp với xu hướng phát triển các thiết bị trong tương lai

1.2 Các công trình nghiên cứu liên quan

Một số công trình hiện nay có liên quan đến mạch khuếch đại hai băng tần là Band GaN HEMT Power Amplifier Using Resonators in Matching Networks” của tác giả Zhebin Wang và Chan-Wang Park Tác giả sử dụng các phần tử cộng hưởng (resonator) kết hợp với đoạn dây truyền sóng (microstrip line) để thiết kế mạch Trong mạch phối hợp trở kháng, các phần tử cộng hưởng này được đặt ở giữa đoạn dây truyền sóng và đoạn dây chêm (stub) Mục đích ttong cùng thời điểm, cùng đoạn mạch chỉ cho phép phối hợp ở một tần số, tần số còn lại sẽ bị chặn bởi phần tử cộng hưởng như hình 1.2

“Dual-4

Hĩnh 1.2: Mạch phổi hợp trở kháng dùng phần tử cộng hưởng [2]

Bên cạnh đó còn có bài “A High Gain CMOS LNA For 2.4/5.2GHz WLAN Application” của tác giả s Wang và B.-Z Huang Bài viết này khám phá ra thiết kế CMOS LNA với độ lợi cao bằng cách sử dụng 2 transistor đấu cascode Trong bài báo, việc phối hợp trở kháng không cần sử dụng bộ chuyển đổi (switch), chúng dựa trên việc khảo sát S21 mà thiết kế các mạch lọc dải thông (band pass) và dải triệt (band stop) Hai tần số hoạt động của LNA là (01 và CỮ2, hai điểm (O3 và (O4 là hai điểm sẽ bị lọc ở mạch phối hợp ngõ vào và ngõ ra như hình 1.3 Trong mạch phối hợp ngõ vào, mối quan

hệ giữa (O3 và mạch cộng hưởng (L1 và C1) theo công thức:

«3

5

Hình 1.3: S21 đáp ứng theo tần sổ của mạch LNA[3]

Ngoài ra, “Dual-band Power Amplifier for Wireless Communication Base Stations” của tác giả Xin Fu và cộng sự Tác giả đề xuất sự kết hợp bộ lọc hai băng tần với sự điều chỉnh hoạt động ở lớp J để cỏ được bộ khuếch đại dual-band ở 0.8GHz và 1.9ƠHz Thiết kế một bộ khuếch đại dual-band hiệu suất tốt mà không cần nhiều RF kết hợp ở điểm đầu và cuối hay bộ kết hợp (combiner) khi kết hợp các bộ khuếch đại đơn băng tần Việc phối hợp ưở kháng chủ yếu dựa vào sụ chuyển đổi của hai tầng khác nhau Đầu tiên là sụ chuyển đổi từ hai trở kháng phức ở hai tần số khác nhau về một giá trị thực Tầng thứ hai sử dụng bộ lọc hai băng có chức năng phối hợp giá trị thực về trở kháng 500hm

6

(b)

Hình 1.4: a/ Mạch chuyển đồi hai giá trị phức ở hai tần số khác nhau về giá trị

thực, b/Mạch lọc hai băng có chức năng phổi hợp giả trị thực về

trở kháng 50Ohm [4].

(a)

Dual-B-and J-invE-rter

Dual-Band J-inverter

Gin i.if owntliitd will Oni $Xuli with th# r+ụ r KleriM I r I m nrctanre of / [Jlí7iWiĩ i)2

Thường chúng ta chấp nhận rằng, những mạch khuếch đại với tín hiệu đầu vào

có công suất thấp, transistor vận hành xem như tuyến tính Khi ấy các thông số tuyến tính không phụ thuộc vào công suất đầu vào và trở kháng tải đầu ra, điều này thuận tiện để áp dụng cho việc thiết kế mạch khuếch đại có độ lợi xác định hay mạch khuếch đại nhiễu thấp Đối với tín hiệu vào công suất lớn ( vào khoảng 1 dB), transistor không được xem hoạt động tuyến tính Điều này sẽ phức tạp đối với việc thiết kế

2.1.1 Hiệu suất của mạch khuếch đại

Hiệu suất của mạch khuếch đại là tỉ số công suất RF ngõ ra trên công suất mạch DC ngõ vào

Thông thường chất lượng được đề cập đến drain efficiency hay collector efficiency, nhưng để đánh giá tốt hơn người ta thường dùng:

Với G là độ lợi của bộ khuếch đại Trong mạch khuếch đại công suất, người ta thường chú ý đến hiệu suất, ngay cả khi đánh đổi về mặt độ lợi

(2.1)

pout

8

2.1.2 Độ lợi của mạng hai cửa:

Độ lợi cũng là một thông số quan trọng của bộ khuếch đại G1 được định nghĩa là

độ lại của bộ khuếch đại ở điểm ldB Cho Go là độ lợi tín hiệu công suất nhỏ (tuyến tính) Ta có công thức:

Việc phi tuyến có thể tạo ra việc nhiễu xuyên kênh, gây ảnh hưởng đến việc truyền không dây, đặc biệt là các hệ thống đa sóng mang

Một vài công thức tính độ lợi:

Xét một mạng hai cửa bất kì [S] như hình 2.1, nối với nguồn và tải có trở kháng lần lượt là zs và ZL Dựa vào thông số s thì hệ số phản xạ nguồn rs và hệ số phản xạ tải

rL ta sẽ suy ra được biểu thức của ba loại độ lợi

Độ lợi thực tế (available power gain)

Pavs: công suất đáp ứng của nguồn) (2.13)

10

2.1.3 Các lớp của mạch khuếch đại

Mạch khuếch đại loại A thường là mạch khuếch đại tuyến tính Mạch khuếch đại loại A thường có hiệu suất tối đa là 50% Những mạch dành cho tín hiệu nhỏ và những mạch LNA nhiễu thấp thường dùng loại này

Mạch khuếch đại loại B có hiệu suất là 78% , mạch này thường được dùng một nửa chu kì đầu tín hiệu vào, 2 transistor sẽ hỗ trợ để push-pull trong toàn quá ttrình

Mạch khuếch đại loại c có hiệu suất gần 100%, transistor hoạt động gần vùng off trong nửa chu kì đầu

cut-2.1.4 Tìm hiểu về độ ổn định của mạch

Độ ổn định của mạch khuếch đại luôn được quan tâm trong quá trình thiết kế mạch,

nó được tính toán qua các thông số s Điều kiện ổn định của mạch khuếch đại phụ thuộc vào tần số, vì vậy với tần số này mạch ổn định nhưng với tần số khác mạch không ổn định

Mạch ổn định không điều kiện như hình 2.2 nếu |r J < 1 và |roítí I < 1 đối với tất cả các trở kháng của nguồn và tải h|<l và |rL|<l

Mạch ổn định có điều kiện nếu |rj < 1 và |rj<i đối với một khoảng các giá trị trở kháng của nguồn và tải

Điều kiện để mạch ổn định không điều kiện là:

11

Hình 2.2: Trường hợp mạch ốn định không điều kiện[5]

Trong trường hợp mạch ổn định có điều kiện thì phải xác định vùng ổn định ngõ ra

và ngõ vào của mạch thông qua đường tròn ổn định ngõ ra và ngõ vào

Tâm và bán kính vòng tròn ổn định ngõ vào được tính theo công thức:

Hình 2.3: Vùng on định ngõ ra trong trường họp đường tròn |rL -CL| = RL

không chứa tâm đồ thị Smith[5]

Trường hợp 2: Vòng ttòn ổn định ngõ ra |rL -CL| = lỉLchứa tâm của giản đồ Smith

(rL=0).

- Nếu S11<1 =>

JFn.ICl (Ổti định)

13

Tương tự như trường hợp 1, tức là khi S11<1 thì vùng chứa tâm giản đồ Smith

là vùng ổn định và khi s 11 thì vùng chứa tâm giản đồ Smith là vùng không ổn định như

hình 2.4

Hình 2.4: Vùng ổn định ngõ ra trong trường hợp đường tròn |rL -CL| - RL chứa tâm

đồ thị Smith[5]

b Đối với đường tròn ổn định ngõ ra trong mặt phẳng rs:

Trường hợp 1: Vòng tròn ổn định ngõ vào |rs.-Cs I = Ás không chứa tâm của đồ

thị Smith (rs =0 )

- Neu S22<1 nên vùng chứa tâm của giản đồ Smith (rs = 0 ) là vùng ổn định

- Neu S22>1 nên vùng chứa tâm của giản đồ Smith là vùng không ổn định

14

Hình 2.5: Vùng on định ngõ ra vởi trường hợp vòng tròn |rs -C5| = Rs không

chứa tâm đồ thị Smith[5J

Trường hợp 2: Vòng tròn ổn định ngõ vào |rs -C5| = Rs chứa tâm của giản đồ

Smith ( r5 = 0 ) cũng tương tự như trường hợp 1 Điều này được thể hiện như hình 2.6

đồ thị Smith[5]

2.1.5 Giải pháp gia tăng tính ổn đinh:

Phương pháp thứ nhất là lắp thêm điện ưở tại ngổ vào hoặc ngổ ra Lắp thêm điện frở ngõ vào sẽ làm tăng độ ổn đính, nhưng cũng làm cho hệ sổ nhiễu tăng cao

Trong khi mắc thêm điện trở ngõ ra có thể làm giảm độ lợi và PldB (dẫn đến IP3 giảm) Phương pháp thứ hai là mạch chọn lọc tần số (dùng điện trở R và cuộn cảm L hoặc

ISzzI > 1

( ón đinh)

Hình 2.6: Vàng ổn định ngõ ra với trường hợp vòng tròn |r5 -CjI = Rs chứa tâm

15

tụ điện C) để giảm độ lợi ở tần số thấp

Phương pháp thứ ba là dùng bộ lọc lắp ở ngõ ra của transistor để giảm độ lợi tại riêng một tần số băng hẹp Phương pháp này thường được sử dụng để loại bỏ độ lợi ở các tần số cao hơn nhiều so với băng tần hoạt động

Phương pháp thứ tư là dùng các đường dây ngắn mạch để loại bỏ các tần số có nguy

cơ dao động

Phương pháp ổn định thứ năm là dùng cuộn cảm hồi tiếp cực E hoặc G của transistor Phần sau đây sẽ trình bày chi tiết hai phương pháp phổ biến được dùng để tăng độ

ổn định của mạch là phương pháp mắc thêm điện trở:

Phương pháp này được thực hiện bằng cách mắc thêm điện trở song song hay nối tiếp ở ngõ vào và ngõ ra của mạch Việc mắc thêm điện ưở giúp tăng độ ổn định của mạch nhưng làm giảm độ lợi và tăng hệ số nhiễu Để giảm ảnh hưởng của điện ưử, cần chọn giá trị điện trở nhỏ nhất để vừa đủ cho mạch ổn định mà không làm giảm nhiều hiệu suất Giá trị điện ttở nhỏ nhất được xác định bằng giản đồ Smith, bằng cách vẽ vòng tròn đẳng điện ttở hoặc điện dẫn tiếp xúc với các vòng ttòn ổn định như hình 2.7

16

Hình 2.7: Xác định giá trị điện trở ổn định [6]

Trong hình 2.7, vùng bên trong của các vòng tròn ổn định nguồn là vùng không ổn định Vòng tròn đẳng điện trở và đẳng điện dẫn tiếp xúc với các vòng tròn ổn định, sẽ xác định giá trị điện trở nối tiếp hay điện dẫn song song chuẩn hốa có suy hao nhỏ nhất Điện trở nối tiếp chuẩn hóa rsmill (hình 2.7a) sẽ đảm bảo không cố bất kỳ điện trở đầu cuối nào của nguồn nhỏ hơn rsmitl Bởi vì, tất cả các đầu cuối của nguồn làm cho mạch không ổn định cố giá trị điện trở nhỏ hơn phần thực của rsmin

Một phương pháp khác là sử dụng điện dẫn song song có giá trị gpmill như hình 2.7b Trong trường hợp này, để đảm bảo mạch ổn định thì giá trị điện dẫn chuẩn hốa phải nhỏ hơn gpmin-

Trong hình 2.7, việc ổn định được thực hiện ở ngõ vào, tuy nhiên tùy thuộc vào mức tín hiệu và hệ số nhiễu cũng cố thể thực hiện lắp thêm điện trở ở ngõ ra để cố kết quả tốt hơn Khi đố, sẽ dựa vào các vòng tròn ổn định tải để xác định giá trị điện frở mắc song song hay nối tiếp ở ngõ ra, cách làm tương tự như đổi với ngõ vào

Thực tế là khi điểm hở mạch của giản đồ Smith nằm trong vùng không ổn định thì việc ổn định bằng điện trở nối tiếp không thực hiện được; trường hợp điểm ngắn mạch nằm ửong vùng không ổn định thì điện trở song song không tác dụng

2.2 Phối hợp trở kháng

Mạch phối hợp trở kháng thường được đặt giữa trở kháng tải và đường truyền Mạch phối hợp ửử kháng lý tường thường không có suy hao hay loại bỏ được nhưng suy hao công suất không muốn và được thiết kế sao cho ưở kháng nhìn thấy khi phối hợp là Zo Mặc dù thông thường sẽ có nhiều sóng phản xạ giữa mạch phối hợp và tải, nhưng sự phản xạ sẽ được loại bỏ khỏi đường truyền Việc này còn gọi là bước điều chỉnh tunning Việc phối hợp ưở kháng quan họng bởi vì các lý do sau:

Công suất suất tải nhận được là tối đa và giảm thiểu công suất suy hao hên đường truyền

- Cải thiện tỉ lệ tín hiệu trên nhiễu của hệ thống

- Độ phức tạp: Những thiết kế đơn giản nhưng vẫn đáp ứng được yêu cầu thường

sẽ được chú ý đến Vì vậy, mục tiêu sẽ chọn những mạch phối hợp trở kháng đơn giản, ít suy hao, giá thành rẻ

- Băng thông: bất kì loại mạch phối hợp trở kháng nào cũng có thể cho một phối hợp hoàn hảo (có phản xạ bằng không) ở một tần số Tuy nhiên, đôi khi chúng ta muốn phối hợp với tải ở một dải tần Điều này có thể thực hiện được nhưng đổi lại thì mạch sẽ phức tạp hơn

- Tính khả thi: phụ thuộc vào đường truyền và ống dẫn sóng được sử dụng

- Tính lỉnh động, cố thề điều chỉnh: trong một số ứng dụng, mạch phối hợp được đòi hỏi phải thay đồi để đáp ứng được những trở kháng tải khác nhau Một số kiểu mạng sẽ đáp ứng được yêu cầu này

2.2.1 Phối hựp trở kháng một băng tần (single-band matching)

2.2.1.1 Phối hợp ữở kháng sử dụng phần tử thụ động (Lumped element- L network):

Đây là loại đơn giản nhất Nó sử dụng 2 phần tử đề phối hợp trở kháng tải với đường truyền Mạch này có hai cách thiết lập như hình 2.8 Nếu tải chuẩn hóa

ngược lại nằm ngoài thì mạch như hình 2.8b Đường tròn điện kháng đơn vị l+jx trên đồ thị Smith là đường có r=l

Hình 2.8: Mạch phổi phổi hợp trở kháng phần tử L[6]

18

Trong hai mạch ở hình 2.8, các phần tử có thể là cuộn dây hay tụ điện phụ thuộc vào trở kháng tải Trong trường hợp tần sổ thấp hay mạch nhỏ thì cấc phần tử tụ điện và cuộn dây có thể đáp ứng được Mặc dù những mạch siêu cao tần hiện đại đã tích hợp để

có kích thước nhỏ để các phần tử hoạt động ở tần số cao tốt, nhưng nó cũng có thề hoạt động được ở tần sổ cao khoảng 1GHz Điểm yếu của phương pháp này là giới hạn một khoảng tần số và kích thước mạch phần tử thụ động không thực hiện được

2.2.1.2 Phổi hợp trở kháng một dây chêm:

Phương pháp này sử dụng một đoạn dây hở mạch hay một đoạn dây ngắn mạch mắc song song hay nối tiếp với tải một khoảng cách xác định như hình 2.9a, 2.9b Trong mạch phối hợp ưở kháng một dây chêm, đoạn dây chêm sẽ kết hợp là một

phần của đường truyền và các phần tử thụ động sẽ bị loại bỏ Đoạn dây chêm được gắn vào song song (shunt stub) thường là microstrip line hay stripline, đoạn dây chêm nối tiếp (series stub) thường là slotline hay coplanar waveguide

Trong phương pháp phối hợp một dây chêm, hai thông số cần được điều chỉnh là khoảng cách d từ tải đến vị trí đặt dây chêm và giá ưị điện dẫn hay điện kháng của dây chêm Đối với đoạn dây chêm mắc song song, mục tiêu là phải chọn khoảng cách d sao cho giá trị điện nạp Y ở khoảng cách d so với tải có dạng Yo+jB, khi đó thì giá trị điện nạp của đoạn dây chêm sẽ là -jB để phối hợp ưở kháng Đối với đoạn dây chêm mắc nối tiếp thì giá ưị ưở kháng z ở khoảng cách d so với tải có dạng Zo+jX, khi đó điện kháng của dây chêm sẽ là -jx, thỏa điều kiện phối hợp

Chiều dài của một đoạn dây truyền sóng hở mạch hay ngắn mạch có thể ảnh hưởng đến điện nạp và điện kháng Để thống nhất về một giá trị điện nạp hay điện kháng, độ sai lệch chiêu dài trong một đoạn dây hở mạch hay ngăn mạch phải là

19

Hình 2.9: Mạch phổi hợp trở kháng một dây chêm: a/ song song b/ nổi tiếp[6]

Đối với sợi dây truyền sóng microstrip hay stripline, việc thiết kế đoạn dây hở mạch

dễ dàng vì những không cần những lỗ đâm xuyên từ lớp substrate đến lớp ground plane Đối với với cáp đồng trục (coax line) và ống dẫn sóng (waveguide) thì thường áp dụng cho đoạn dây ngắn mạch hơn vì diện tích cắt ngang của đoạn dây có lượng điện tích đủ lớn để phát xạ Trong thực tế, chúng ta thường thích dùng đoạn ngắn mạch hơn hở mạch (phải kể đến các điện dung kí sinh)

2.2.1.3 Phối hợp trở kháng hai dây chêm:

Đối với việc phối hợp trở kháng một dây chêm tuy nguyên lý hoạt động đơn giản nhưng khó khăn trong thực hiện điều chỉnh do các nguyên nhân:

- Điểm mắc dây chêm cách tải một đoạn d, khoảng cách này phải có thể điều chỉnh được tùy theo giá trị trở kháng tải ZL

- Chiều dài dây chêm cũng phải có thể điều chỉnh được

- Việc thực hiện một tiếp xúc trượt có thể gây ra sự mất liên tục về trở kháng hay tiếp xúc kém

Để khắc phục các lý do trên người ta sử dụng mạch phối hợp trở kháng hai dây

20

Ả Ả 3Ằ

4 8 8 song song với dây truyền sóng chính

Ta gọi d là khoảng cách giữa tải và dây chêm thứ nhất và 1 là khoảng cách giữa hai dây chêm Dây chêm thứ nhất đặt gần tải ( hoặc ngay tải), dây chêm thứ hai đặt cách dây chêm thứ nhất khoảng cách 1 về hướng nguồn Nhiệm vụ của dây chêm thứ nhất là chuyển giá trị dẫn nạp của đường dây tại điểm cách tải đoạn d (điểm mắc dây chêm thứ nhất) về vị trí ảnh của vòng tròn đẳng g=l, sau đó quay ngược về phía tải một đoạn là 1 tới một điểm Nhiệm vụ của dây chêm thứ hai là thêm một lượng điện nạp sao cho điểm dẫn nạp trên đường tròn đẳng g (kết quả của phép quay trên) dịch chuyển về gốc tọa độ của đồ thị Smith ( điểm phối hợp trở kháng) Phối hợp trở kháng hai dây chêm được thể hiện như hình 2.9c, 2.9d

Hĩnh 2.9: c/ Mạch phối hợp hai dây chêm với tải cách dây chêm thứ nhất một đoạn, d/ Mạch phối hợp vị trí tải trùng với vị trí dây chêm thứ nhất[6]

2.2.2 Nguyên lý cu bản phối họp trở kháng ở hai băng tần (dual-band matching)

Theo lý thuyết, việc sử dụng hai mạng phù hợp riêng biệt để phối hợp trở kháng hai băng tần, nhưng không hiệu quả cao Việc này đòi hỏi một mạng duy nhất có thể được

21

tổng hợp từ hai mạng phối hợp trở kháng đơn băng khác nhau để đạt được phối hợp thống nhất ở hai tần số khác nhau Để trả lời được câu hỏi này chính là mục tiêu tìm hiểu chính của đề tài

22

Trong trường hợp này, hai trở kháng riêng biệt có thể phối hợp trở kháng đơn băng tần (single-band) với cùng một giá trị xác định jb và jx có thể đáp ứng được cho hai tần số

Hĩnh 2.10a: Trở kháng chuẩn hóa tại hai tần sốfi và/2 nằm ngoài đường

tròn điện kháng đơn vị g=ỉ[7]

Như hình 2.1 Oa, khi mắc nối tiếp khối jxs thì điểm ZL1 và ZL2 sẽ chuyển thành điểm AI và A2 Ở đây, điểm AI và A2 phải trở về tâm và xác định trên đường tròn dẫn nạp 1 +jb ( đường tròn đối xứng với đường tròn đơn vị) Vì vậy giá trị jx được xác định theo công thức:

Với rln và xln lần lượt là phần thực và phần ảo của trở kháng tải chuẩn hóa zln (n=l,2)

Tiếp theo để điểm AI và A2 đi trở về tâm đồ thị Smith tại o có z=l, ta mắc song song khối jbp, với giá trị bp được tính bởi công thức:

Trường hợp B: Xét trên đường tròn dẫn nạp, cả hai trở kháng chuẩn hóa nằm bên ngoài đường tròn dẫn nạp đơn vị 1 +jb ( đường tròn đối xứng với đường tròn đơn vị

) + Xln

(a)

Như hình 2.10b, trở kháng đầu vào Lí và L2 đi đến BI và B2 nằm trên đường

tròn điện dẫn (l+jx) Điều này được thực hiện khi mắc song song khối jbp với tải bp

được tính bằng công thức:

Ở đây, gin và bin lần lượt là phần thực và phần ảo của trở kháng dẫn nạp của tải

Khi mắc nối tiếp với khối jxs, phần ảo của Zini sẽ bị bù khi phối hợp trở kháng ngõ vào

zin ở hai tần số Tiếp theo đó, trở kháng sẽ đi từ BI và B2 đến điểm phối hợp o Giá trị

xs được tính bởi công thức sau:

Trường hợp C:

Neu Zn và Z12 lần lượt nằm trên hai đường tròn điện kháng và đường ttòn dẫn

nạp khác nhau Trong trường hợp này thì giá trị Zn và Z12 có thể phối hợp trở kháng

riêng lẻ theo cách hai trường hợp trên nhưng không thể chia sẻ chung một giá

Ở tần số fi và f2, nếu ta biết Yj(f) thì hai trở kháng đặc tính ZT(fi) và ZT(f2) được tính như công thức trên Một lần nữa phép biến đổi trở kháng được sử dụng cho việc thiết kế đoạn dây chêm hai băng tần để thêm phần ảo cho trở kháng phức đại lượng Y (fl) và Y (f2) tại tần số fl và f2, như thể hiện trong hình 2.11 Như vậy, việc phối hợp

where W I gJJ>J

26

được chia thành hai phần: đầu tiên, thiết kế trở kháng đặc trưng một phần tư bước sóng khác nhau tại hai tần số Thứ hai, thiết kế đoạn dây chêm để có hai thành phần ảo khác nhau tại những tần số mong muốn

2.2.2.3 Kỹ thuật mới phối hợp hai băng tần đồng thời kết hợp với lọc

Đề tài sử dụng phương pháp này được tham khảo từ tài liệu [9] bời vì có những ưu điểm sau: Kỹ thuật này cho phép thiết kế mạch phối hợp ửở kháng và mạch lọc ở hai băng đồng thời Ưu điểm của nó là không chỉ là mạch phối hợp ửở kháng đơn thuần mà còn lọc được những thành phần tín hiệu không mong muốn như hài hay nhiễu xuyên điều chế (intermodulation) trong những mạch phi tuyến như mạch khuếch đại

Mạch phối hợp trở kháng đồng thời ở hai tần số cũng dựa trên mạch phối hợp trở kháng đơn băng dùng phần thụ động LC thông thường tại hai tần số khác nhau Như chúng ta biết, bất kì mạch LC nào cũng có thể tương đương với tụ điện hay cuộn dây,

hở mạch hay ngắn mạch tại tần số khác nhau Điều này gợi nên ý tưởng chúng ta có thể dùng mạch LC để thay thế tụ điện, cuộn dây hở mạch và ngắn mạch đồng thời tại những tần số khác nhau Chúng ta có thể kết hợp hai mạch đơn băng thành một mạch phối hợp

đa băng đồng thời

Bên cạnh đó, đặc điểm của phương pháp mới này là dựa trên đặc tính ngắn mạch

và hở mạch tại những tần số xác định để giảm ảnh hưởng của các hài không mong muốn