Đang tải... (xem toàn văn)
Bài giảng Điện tử số: Chương 5a trình bày về Mạch logic tuần tự. Nội dung cụ thể của chương này gồm có: Định nghĩa, mô hình, các phương pháp biểu diễn, mạch tuần tự đồng bộ và không đồng bộ, mạch tuần tự dạng Mealy và dạng Moore, các phần tử nhớ.
ĐIỆN TỬ SỐ Digital Electronics Bộ môn Kỹ thuật vi xử lý Khoa Vô tuyến điện tử Học viện kỹ thuật quân Điện tử số CHƯƠNG MẠCH LOGIC TUẦN TỰ (MẠCH DÃY) Bộ môn Kỹ thuật Vi xử lý, Khoa Vô tuyến điện tử Học viện Kỹ thuật quân Nội dung Định nghĩa Mơ hình Các phương pháp biểu diễn Mạch đồng không đồng Mạch dạng Mealy dạng Moore Các phần tử nhớ Định nghĩa Mạch mạch số mà tín hiệu khơng phụ thuộc vào tín hiệu vào thời điểm mà phụ thuộc vào giá trị trước tín hiệu vào Còn gọi mạch logic có nhớ Phải có phần tử nhớ phần tử logic Phân loại mạch Mạch đồng bộ: làm việc cần có tín hiệu đồng để giữ nhịp cho toàn hệ hoạt động Mạch khơng đồng bộ: khơng cần tín hiệu để giữ nhịp chung cho toàn hệ hoạt động 2.Mơ hình chung mạch Inputs Mạch tổ hợp Outputs Các phần tử nhớ a Mơ hình Mealy Mơ hình Mealy mơ tả mạch thông qua tham số: X = {x1, x2, , xn} Y = {y1, y2, , yl} S = {s1, s2, , sm} FS(S, X) FY(S, X), đó: X tập hợp hữu hạn n tín hiệu đầu vào Y tập hợp hữu hạn l tín hiệu đầu S tập hợp hữu hạn m trạng thái hệ FS hàm biến đổi trạng thái Đối với mơ hình kiểu Mealy FS phụ thuộc vào S X → S’ = FS(S, X) FY hàm tính giá trị đầu ra: Y = FY(S, X) b Mơ hình Moore Mơ hình Moore giống mơ hình Mealy, khác chỗ Y phụ thuộc vào S: Y = FY(S) Các phương pháp biểu diễn mạch Mô tả đồ thị thời gian Mô tả đồ hình trạng thái Mơ tả bảng Mơ tả giản đồ thời gian 10 Ví dụ Cho RS Latch đồng mức cao đồ thị tín hiệu R, S hình vẽ Hãy vẽ đồ thị tín hiệu Q (EN) 22 Ví dụ (tiếp) (EN) 23 b Latch FF loại D FF D có đầu vào D hoạt động chế độ đồng không đồng Ta xét FF D hoạt động chế độ đồng D Q D Q CLK Q Không đồng Q Đồng 24 FF D đồng D kích thích theo mức gọi chốt D (Latch) D Q CLK Q FF D đồng theo sườn gọi kích thích sườn (Edge triggered) D Q CLK Q 25 Bảng chuyển trạng thái D Q’ D 0 1 Q Q’ = D 26 Ví dụ Cho Latch loại D đồng theo mức cao Hãy vẽ tín hiệu Q dóng trục thời gian với tín hiệu vào D 27 Ví dụ (tiếp) 28 Ví dụ Cho FF D đồng theo sườn dương Hãy vẽ tín hiệu Q dóng trục thời gian với tín hiệu vào D 29 Ví dụ (tiếp) 30 c FF JK Phần tử nhớ JK hoạt động chế độ đồng Sơ đồ khối: J Q EN K Q Q EN K Q CLK Kích thích theo mức cao J J K Q Đồng theo sườn dương J Q CLK Q Kích thích theo mức thấp K Q Đồng theo sườn âm 31 Bảng chuyển trạng thái JK J ~ S; K ~ R Q’ JK 00 01 11 10 0 1 1 0 nhớ xóa lật thiết lập Q Q Q J Q K 32 d Latch FF loại T Phần tử nhớ loại T hoạt động chế độ đồng Sơ đồ khối: T Q CLK Q 33 Bảng chuyển trạng thái phần tử nhớ loại T Q’ 0 1 nhớ lật Q Q QT QT Q T T 34 Xác định đầu vào kích cho FF Ví dụ với FF-JK: 35 Xây dựng FF từ FF khác Ví dụ xây dựng FF-D từ FF-JK: 36 .. .Điện tử số CHƯƠNG MẠCH LOGIC TUẦN TỰ (MẠCH DÃY) Bộ môn Kỹ thuật Vi xử lý, Khoa Vô tuyến điện tử Học viện Kỹ thuật quân Nội dung Định nghĩa Mơ... chuyển trạng thái – Bảng 14 6.2 Các phần tử nhớ Phần tử mạch phần tử nhớ Đầu phần từ nhớ trạng thái Một phần tử nhớ làm việc theo kiểu: Phần tử nhớ không đồng (Latch: chốt): đầu thay... (giữ ngun trạng thái) Đồng kiểu xung 18 Các loại phần tử nhớ Có loại phần tử nhớ: RS D JK T Reset - Set Delay Jordan Kelly Toggle Xóa - Thiết lập Trễ Tên nhà phát minh Bập bênh, bật tắt