Thiết kế kiến trúc MBIST

ĐẠI HỌC QUỐC GIA TP HCM TRỮỜNG ĐẠI HỌC BÁCH KHOA •♦• HỒ TẤN THIỆN THIẾT KẾ KIẾN TRÚC MBIST Chuyên ngành: Kỹ thuật Điện Tử Mã ngành: 60520203 LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, tháng 07 năm 2016 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA -ĐHQG -HCM Cán hướng dẫn khoa hoc: PGS.TS Hoàng Trang Cán chấm nhân xét 1: TS Trương Quang Vinh Cán chấm nhân xét 2: TS Trương Công Dung Nghi Luận văn thạc sĩ bảo vệ Trường Đại học Bách Khoa, ĐHQG TP HCM ngày 19 tháng 07 năm 2016 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: TS Lê Chí Thơng (Chủ tich đồng) TS Trần Hồng Linh .(Thư ký hôi đồng) TS Trương Quang Vinh (ủy viên phản biên 1) TS Trương Công Dung Nghi (ủy viên phản biên 2) TS Nguyễn Minh Sơn (ủy viên hôi đồng) Xác nhận Chủ tịch Hội đồng đánh giá LV Trưởng Khoa quản lý chuyên ngành sau luận vãn sửa chữa (nếu có) CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ •••• Họ tên học viên: Ngày, tháng, năm sinh: Chuyên ngành: Hồ Tấn Thiện 20/04/1990 Kỹ thuật Điện tử MSHV: Nơi sinh: Mã ngành: 13141128 Quảng Ngãi 60520203 I TÊN ĐỀ TÀI: Thiết kế kiến trúc MBIST II NHIỆM VỤ VÀ NỘI DUNG: Xây dựng kiến trúc Memory Build In Self Test - MBIST có khả kiểm tra lỗi xảy trình sản xuất nhớ nội chip Các lỗi kiểm tra gồm : ềtuck at faults (SA) uan tâm tính thiTF) Inversion Coupling fault (CFin) Idempotent Coupling fault (CFid) Dynamic Coupling fault (CFdym) Active Neighborhood Pattern Sensitive Fault (ANPSF) Passive Neighborhood Pattern Sensitive Fault (PNPSF) Static Neighborhood Pattern Sensitive Fault (SNPSF) III NGÀY GIAO NHIỆM VỤ : 17/08/2015 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 17/06/2016 V CÁN BỘ HƯỚNG DẪN : PGS.TS Hoàng Trang Tp HCM, ngày thảng năm 20 CÁN BỘ HƯỚNG DẪN CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên chữ ký) (Họ tên chữ ký) TRƯỞNG KHOA (Họ tên chữ ký) Lời cảm ơn GVHD: PGS.TS Hoàng Trang LỜI CẢM ƠN Lời em xin chân thành cảm on đến Ban lãnh đạo trường Đại học Bách Khoa Tp.HCM thầy cô khoa Điện - Điện tử tạo điều kiện tốt để em hồn thành Luận vãn tốt nghiệp Xin gởi lời cảm on chân thành đến thầy PGS.TS Hoàng Trang thầy Th.s Phạm Đãng Lâm tận tình hướng dẫn giúp đỡ em suốt trình làm luận vãn tốt nghiệp Luận văn tốt nghiệp xem môn học cuối học viên Quá trình thực luận vãn giúp cho em tổng họp kiến thức đào tạo suốt trình học trường, đồng thời tìm hiểu thêm nhiều kiến thức Đây thời gian quý báu để em làm quen với quy trình thiết kế vĩ mạch, nắm bắt kiến thức công nghệ chủ yếu sử dụng tương lai Em xin dành lời cảm on đến gia đình, bạn bè, người ln ủng hộ tạo điều kiện tốt để em toàn tâm hoàn thiện luận vãn Luận vãn cơng trình nhỏ đầu tay học viên tự tay hoàn thiện kiến thức trước trường Khi đòi hỏi học viên phải nỗ lực khơng ngừng để học hỏi Em hồn thành luận vãn trước hết nhờ bảo kỹ càng, tận tình thầy giúp đỡ nhiệt tình bạn Mặc dù co gang nhiều trình thực luận vãn kinh nghiệm quỹ thời gian hạn chế nên khơng tránh khỏi sai sót Em kính mong nhận dẫn, góp ý thêm từ quý thầy Xin chân thành cảm ơn! Tp Hồ Chí Minh, tháng 07 năm 2016 Học viên Hồ Tấn Thiện Trường ĐHBK TPHCM HVTH: Hồ Tấn Thiện Tóm tắt luận văn GVHD: PGS.TS Hồng Trang TĨM TẮT LUẬN VĂN Với đời công nghệ VLSI siêu micro, nhân chip hệ thống thiết kế với mật độ tích hợp ngày tăng Với tiến tích hợp nhân nhớ nhúng có dung lượng lớn vào chip đon Tuy nhiên để cung cấp phưong pháp kiểm tra cho nhân nhớ chip công việc quan họng Build In Self Test (BIST) kỹ thuật mà ta sử dụng phần mạch để kiểm mạch Trong luận vãn đưa hai thuật toán sử dụng memory BIST: MARCH-C NPSF để đạt hệ số bao phủ lỗi lớn Từ khóa: Build-In-Self-Test, Thuật tốn MARCH-C, Thuật tốn NPSF, System on Chip, ABSTRACT With the advent of deep-submicron VLSI technology, core-based system on chip (SOC) design is attracting an increasing focus For this progress it is possible to intergrate huge embedded memory core into a single chip However to offer a test solution for the on-chip memory core is a crucial job BIST implies Build In Self Test, is a design technique in which, part of circuit is use to test the circuit itself In this thesis we suppose algorithm: MARCH-C and APNPSFs algorithm which is implemented in memory BIST to achive high fault coverage Keywords: Build-In-Seif-Test, MARCH-C algorithm, NPSF algorithm, System on Chip Trường ĐHBK TPHCM HVTH: Hồ Tấn Thiện Mục lục GVHD: PGS.TS Hoàng Trang MỤC LỤC DANH MỤC HÌNH MINH HỌA DANH SÁCH BẢNG SỐ LIỆU 11 Chương 1: MỞ ĐẦU 12 1.1 Lý chọn đề tài 12 1.2 Mục đích nghiên cứu 13 1.3 Đối tượng phạm vi nghiên cứu 13 1.4 Phương pháp nghiên cứu 14 Chương 2: TỔNG QUAN 16 2.1 Tổng quan 16 2.2 Khảo sát thuật toán 20 2.3 Đánh giá tình hình nghiên cứu nước 21 Chương 3: Tổng quan nhớ kiến trúc MBIST 25 3.1 Lịch sử phát hiển nhớ 25 3.2 Các loại nhớ bán dẫn tốc độ sử dụng 26 3.3 Kiến trúc bên nhớ bán dẫn 27 3.4 Các lỗi nhớ bán dẫn 28 3.4.1 Stuck-at faults (SA) 29 3.4.2 Stuck-open faults (SOF) 30 Trường ĐHBK TPHCM HVTH: Hồ Tấn Thiện Mục lục GVHD: PGS.TS Hoàng Trang 3.4.3 Transition faults (TF) 30 3.4.4 Coupling faults (CF) 30 3.4.5 Address decoder Faults (AFs) 33 3.4.6 Neighborhood Pattern Sensitive faults (NPSF) 33 3.5 Kiến trúc MBIST 36 3.6 Các thuật tốn tích hợp khối MBIST 39 3.6.1 Thuật toán MARCH-C 40 3.6.2 Thuật toanNPSF 41 CHƯƠNG 4: THIẾT KẾ 49 4.1 Tính năng: 49 4.2 Kiến trúc MBIST 50 4.2.1 Bộ MBIST controller: 51 4.2.2 Bộ MBIST Algorithm Decoder: 54 4.2.3 Bộ MBIST error detector: 62 Chương 5: Mô 65 5.1 Sơ đồ kết nối mô 65 5.2 Kết mơ tốn MARCHC 66 5.3 Kết mơ thuật tốn APNPSFs 71 5.4 Kết đánh giá tài nguyên kiến trúc MBIST 79 Chương 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 85 6.1 Kết luận 85 6.2 Hướng phát hiển đề tài 86 DANH MỤC TÀI LIỆU THAM KHẢO 87 PHẦN LÝ LỊCH TRÍCH NGANG 89 Trường ĐHBK TPHCM HVTH: Hồ Tấn Thiện Danh mục hình minh họa GVHD: PGS.TS Hồng Trang DANH MỤC HÌNH MINH HỌA Hình 1.1: Quy trình thiết kế chip số ASIC trước sau có MBIST 13 Hình 1.2: Mơ hình kiểm tra MBIST 14 Hình 2.1: Mơ hình kiểm tra nhớ sử dụng kỹ thuật Build Out Self Test (BOST) 16 Hình 2.2: Kiến trúc Actel’s 3200DX FPGA 17 Hình 2.3: TI’s 1-V DSP for wireless communication 18 Hình 2.4: Kiến trúc MBIST nhớ nội bên chip 19 Hình 3.1: Mật độ Cell nhớ nhớ DRAM 25 Hình 3.2: Tốc độ tương ứng nhớ nội 27 Hình 3.3: Kiến trúc tổng quát bên nhớ RAM động 28 Hình 3.4: Mơ hình cell nhớ hoạt động tốt 29 Hình 3.5: Mơ hình lỗi Stuck-at-fault 29 Hình 3.6: Cell nhớ SRAM 29 Hình 3.7: Mơ hình lỗi transition 30 Hình 3.8: Mơ hình cell nhớ hoạt động bình thường 31 Hình 3.9: Mơ hình lỗi CFin 31 Hình 3.10: Mơ hình lỗi CFin 32 Hình 3.11: Mơ hình lỗi CFdyn 33 Hình 3.13: Hai dạng ô nhớ neighborhood 34 Hình 3.14: Mơ hình trạng thái lỗi Active NPSF 34 Hình 3.15: Mơ hình trạng thái lỗi Passive NPSF 35 Hình 3.16: Mơ hình trạng thái lỗi Static NPSF 35 Hình 3.17: Kết nối khối MBIST_MEMORY khối khác bên chip 37 Hình 3.18: Kiến trúc khối MBIST 38 Hình 3.19: Sơ đồ Eulerrĩan 44 Hình 3.20: Ô nhớ 0,1,2,3 loại tiling neighborhood 45 Hình 3.21: Tên ô nhớ phương pháp two-group 45 Hình 4.1: Sơ đồ khối MBIST 50 Trường ĐHBK TPHCM HVTH: Hồ Tấn Thiện Danh mục hình minh họa GVHD: PGS.TS Hồng Trang Hình 4.2: Sơ đồ ngun lý MBIST 51 Hình 4.3: Khối MBIST-Controller 52 Hình 4.4: Khối MBISTAlgorithmDecoder 54 Hình 4.5: Lưu đồ máy trạng thái ương thuật toán MARCHC 57 Hình 4.6: Khối MBIST Error Detector 63 Hình 5.1: Sơ đồ kết nối MBIST với môi trường 65 Hình 5.2: Trạng thái khởi tạo thuật toán MARCHC 66 Hình 5.3: Trạng thái thuật toán MARCHC chuyển từ step sang step 66 Hình 5.4: Trạng thái thuật tốn MARCHC chuyển từ step sang step 67 Hình 5.5: Trạng thái thuật tốn MARCHC chuyển từ step sang step 67 Hình 5.6: Trạng thái thuật toán MARCHC chuyển từ step sang step 68 Hình 5.7: Trạng thái thuật toán MARCHC chuyển từ step sang step 68 Hình 5.8: Trạng thái thuật toán MARCHC chuyển từ step bit thứ sang step bit thứ hai 68 Hình 5.9: Trạng thái thuật tốn MARCHC chuyển từ step bit thứ 31 sang step bit thứ 32 69 Hình 5.10: Trạng thái hồn thành thuật toán MARCHC 69 Hình 5.11: Trạng thái lỗi thuật tốn MARCHC địa 0x4000 70 Hình 5.12: Trạng thái lỗi thuật toán MARCHC địa 0x5000 70 Hình 5.13: Trạng thái dùng thuật toán MARCHC số lượng lỗi vượt giá trị cho phép71 Hình 5.14: Trạng thái khởi tạo thuật toán APNPSFs 71 Hình 5.15: Trạng thái thuật tốn APNPSFs chuyển từ step sang step 72 Hình 5.16: Trạng thái thuật tốn APNPSFs chuyển từ step sang step 72 Hình 5.17: Trạng thái thuật toán APNPSFs chuyển từ step sang step 73 Hình 5.18: Trạng thái thuật toán APNPSFs chuyển từ step sang step 73 Hình 5.19: Trạng thái thuật toán APNPSFs chuyển từ step sang step 73 Hình 5.20: Trạng thái thuật tốn APNPSFs chuyển từ step sang step 74 Hình 5.21: Trạng thái thuật tốn APNPSFs chuyển từ step sang step 74 Hình 5.22: Trạng thái thuật toán APNPSFs Trường ĐHBK TPHCM chuyển từ step mẫu sang step2 mẫu 74 HVTH: Hồ Tấn Thiện Danh mục hình minh họa GVHD: PGS.TS Hồng Trang Hình 5.23: Trạng thái thuật tốn APNPSFs chuyển từ step mẫu 63 sang step mẫu 75 Hình 5.24: Trạng thái thuật tốn APNPSFs chuyển từ step sang step 75 Hình 5.25: Trạng thái thuật tốn APNPSFs chuyển từ step sang step 10 75 Hình 5.26: Trạng thái thuật toán APNPSFs chuyển từstep 10 sang step 11 76 Hình 5.27: Trạng thái thuật tốn APNPSFs chuyển từstep 11 sang step 12 76 Hình 5.28: Trạng thái thuật tốn APNPSFs chuyển từstep 12 sang step 13 76 Hình 5.29: Trạng thái thuật toán APNPSFs chuyển từstep 13 sang step 14 77 Hình 5.30: Trạng thái thuật toán APNPSFs chuyển từstep 14 sang step 15 77 Hình 5.31: Trạng thái thuật tốn APNPSFs chuyển từ step 15 mẫu sang step 10 mẫu 77 Hình 5.32: Trạng thái hồn thành thuật toán APNPSFs 78 Hình 5.33: Trạng thái thuật tốn APNPSFs phát lỗi địa 0x42 78 Trường ĐHBK TPHCM 10 HVTH: Hồ Tấn Thiện Chương 5: Mơ GVHD: PGS.TS Hồng Trang E ừu,1 Ắ£OĨR_ENQŨD0(15:Ũ] 1 1 1 1 Srl Ltf tufa S-*- «:0FEĩs|ạơi 'T.M: L»- £NA&LBJ»Wa S1L r* ijjhTLETE_ib HM 55S 55EEĨ «w eweikss 5ES5(W>lb ttb bì ffi nr? lí” ỈÍTcacr BKT ')ùúlù LÚÚẬ rooc roc r J'jlLlj I.IJJL- aiiyỆMlủ MŨÍỆTĨE era t Hình 5.28: Trạng thái thuật tốn APNPSFs chuyển từ step 12 sang step 13 Trường ĐHBK TPHCM HVTH: Hồ Tấn Thiện Chương 5: Mô GVHD: PGS.TS Hồng Trang Hình 5.30: Trạng thái thuật tốn APNPSFs chuyển từ step 14 sang step 15 Hình 5.31: Trạng thái thuật toán APNPSFs chuyển từ step 15 mẫu sang step 10 mẫu Trong hình 5.31, thuật toán APNPSFs step 15 (ADDERENCODE = 0x000F)S địa trỏ đến giá trị cuối (ADDRESS = OxOlFF), mẫu sử dụng mẫu cuối (mẫu 63) thuật tốn quay trở step 10 tăng vị trí mẫu lên đơn vị (ADDERENCODE = 0x001A) Trường ĐHBK TPHCM 77 HVTH: Hồ Tấn Thiện Chương 5: Mơ GVHD: PGS.TS Hồng Trang Hình 5.32: Trạng thái hồn thành thuật tốn APNPSFs Khi thuật toán APNPSFs step 15 số mẫu sử dụng mẫu 63 (ADDERENCODE = 0x03FF), đồng thời địa thực thi địa cuối (ADDRESS = OxOlFF) xung clock tín hiệu COMPLETE APNPSFs chuyển sang trạng thái báo thuật tốn APNPSFs hồn thành I ->