Điện tử viễn thông chapter 5 DRT NVD khotailieu

n bit dÇu ra bé m· ho¸ khối bản tin có thể có, tương ứng ở đầu ra bộ lập mã có 2 k từ mã được sử dụng trong số 2 n từ mã có thể có ứng với mỗi khối bản tin k bit đầu vào nhận được một

Chương 5

MÃ HOÁ KÊNH KIỂM SOÁT LỖI Ở VÔ TUYẾN SỐ

5.1 GIỚI THIỆU CHUNG

Các chủ đề được trình bầy trong chương

√ Các phương pháp mã hóa kênh kiểm soát lỗi

√ Các mã khối tuyến tính

√ Các mã xoắn

√ Các mã turbo và giải mã MAP

Mục đích chương

√ Hiểu nguyên tắc mã hóa kênh kiểm soát lỗi

√ Hiểu được hoạt động của các bộ mã hóa kênh kiểm soát lỗi điển hình nhất trong các

hệ thống thông tin vô tuyến hiện đại

√ Thiết kế được các bộ mã hóa kênh kiểm soát lỗi đơn giản

√ Mô phỏng quá trình lập mã khối tuyến tính

√ Mô phỏng quá trình mã mã và giải mã xoắn

√ Mô phỏng hiệu năng mã khối tuyến tính và mã xoắn

5.2 CÁC NGUYÊN TẮC MÃ HOÁ KÊNH KIỂM SOÁT LỖI

5.2.1 Khái quát về mã hóa kênh kiểm soát lỗi

Chức năng, vị trí của mã hoá kênh kiểm soát lỗi: Mã hoá kênh kiểm soát lỗi là

quá trình xử lý tín hiệu số được thực hiện sau nguồn tin số và trước điều chế nhằm

đạt được truyền tin số tin cậy bằng cách bổ xung có hệ thống các ký hiệu dư vào

luồng tin phát để phát hiện lỗi và sửa lỗi Vì vậy, mục đích của mã hóa kênh kiểm

soát lỗi là:

√ Xác định phân đoạn của luồng số thu chứa lỗi Thông báo cho nơi gửi hay nơi nhận

về lỗi

√ Giảm thiểu xác suất không phát hiện lỗi

√ Giảm được BER (hay xác suất lỗi) tại một Eb/N0 định trước

√ Với BER cho trước giảm được Eb/N0, lượng giảm này được gọi là độ lợi của mã đối

với xác suất lỗi

Lưu ý rằng: Khi thiết kế hệ thống truyền dẫn số cần lưu ý hai tham số: Tham số tín

hiệu phát và độ rộng băng tần của kênh truyền dẫn Hai tham số này cùng với mật độ phổ công suất tạp âm thu xác định Eb/N0

√ Do BER là một hàm đơn trị của Eb/N0, nên khi Eb/N0 cố định thì có thể cải thiện BER bằng cách dùng mã hoá kênh

√ Dùng mã hoá kênh kiểm soát lỗi để dung hoà giữa BER yêu cầu và Eb/N0 dB (giảm công suất phát, giảm giá thành phần cứng như sử dụng anten kích thước nhỏ, tái sử dụng tần số ) chẳng hạn dùng mã hoá kênh kiểm soát lỗi trong các hệ thống thông tin di động

tham số tỉ lệ mã r được định nghĩa r = Rb/Rc (Do bổ sung các bit dư vào bản tin phát

dẫn đến luồng bit ra bộ lập mã có tốc độ bít Rc cao hơn tốc độ bit đầu vào Rb, tăng

độ rộng băng tần ⇒ ảnh hưởng đến hiệu quả sử dụng phổ tần hệ thống)

Cơ chế phát hiện và sửa lỗi

√ Phát hiện bản tin bị lỗi, sau đó yêu cầu phía phát phát lại bản tin bị lỗi, vì thế cần có một kênh hồi tiếp

√ Phát hiện và sửa lỗi ở phía thu

Kiểm soát lỗi để đảm bảo sự toàn vẹn của số liệu có thể được thực hiện bằng cách hiệu chỉnh lỗi trước FEC (Forward Error Correction) Hình 5.1a minh họa mô hình của một

hệ thống sử dụng phương pháp này Bộ mã hoá kênh nhận các bit của bản tin và bổ sung thêm các bit dư theo một quy tắc được quy định trước, vì thế tạo ra luồng bit được mã hoá

có tốc độ cao hơn Bộ giải mã sử dụng các bit dư để quyết định bit nào của bản tin là bit thực tế đã được phát Mục đích của việc kết hợp giữa mã hoá và điều chế (hình 5.1.b) là để giảm thiểu ảnh hưởng của tạp âm Nghĩa là giảm thiểu số lỗi giữa đầu vào của bộ mã hoá (lấy từ nguồn tin) và đầu ra của bộ giải mã kênh (cung cấp cho người sử dụng)

Ngoài FEC còn có một phương pháp khác được gọi là yêu cầu phát lại tự động (ARQ: Automatic Retransmission Request) cũng được sử dụng để giải quyết vấn đề kiểm soát lỗi ARQ sử dụng các bit ký hiệu dư để phát hiện lỗi Dựa trên kết quả phát hiện lỗi máy thu yêu cầu phát lại bản tin bị mắc lỗi, vì thế cần phải có một kênh hồi tiếp

Hình 5.1 Mô hình đơn giản của hệ thống truyền dẫn số: a) Mã hóa và điều chế kênh riêng

biệt; b) Mã hóa kênh và điều chế kết hợp

Khi bổ sung các bit dư để phát hiện, sửa lỗi còn dẫn đến tăng độ rộng băng thông Ngoài ra khi sử dụng mã hoá kênh còn làm tăng tính phức tạp của hệ thống, nhất là việc thực hiện giải mã kênh ở máy thu Như vậy, khi lựa chọn sử dụng mã hoá kênh cần phải cân nhắc về độ rộng băng tần và mức độ phức tạp

Yêu cầu về phát hiện và sửa lỗi trước hết được xác định bởi loại thông tin được phát

Sơ đồ khối chức năng của một máy phát sử dụng mã hoá kênh được cho ở hình 5.2, nó cho

thấy: (1) Tốc độ bit ở đầu ra của bộ mã hoá R luôn luôn lớn hơn tốc độ bit,Rb.; (2) Tỷ lệ mã

có thể được định nghĩa là: Tỷ lệ mã = Rb/R

bps: bit trên giây; sps: ký hiệu trên giây

Hình 5.2 Sơ đồ khối của máy phát sử dụng mã hóa kênh

5.2.2 Nguyên tắc mã hóa kênh kiểm soát lỗi

Ta xét một số nguyên tắc cơ sở để thực hiện mã hoá kênh kiểm soát lỗi Có thể phát biểu vấn đề cơ bản khi thực hiện mã hoá kênh này như sau: ta muốn chuyển đổi m bản tin

có thể có vào m từ mã Các từ mã này phải thỏa mãn các mục tiêu về phát hiện và sửa lỗi Chẳng hạn ta xét một bản tin bao gồm 3 bit Với 3 bit này sẽ tồn tại 23 = 8 bản tin có thể có

Ta muốn thay thế từng bản tin nói trên bằng một từ mã Như đã được đề cập ở trên để đạt

được điều này ta sử dụng các bit dư Khi này các từ mã sẽ dài hơn bản tin tương ứng mã từ

đó

Ta có thể phân tích các khả năng phát hiện lỗi và sửa lỗi cuả các mã dư khác nhau bằng cách trước hết định nghĩa khoảng cách Hamming giữa hai từ mã Khoảng cách Hamming giữa hai từ mã bất kỳ có cùng độ dài được định nghĩa là số vị trí mà ở đó chúng khác nhau Ta có thể mô tả khoảng cách Hamming này bằng một không gian nhiều chiều (hình 5.3)

Hình 5.3 Trình bầy từ mã ba bit ở không gian ba chiều

Giả sử ta có một bản tin nguyên tố bao gồm một số "0" hay một số "1" Khi bản tin là

0 ta phát đi "000", còn khi nó là "1" ta phát đi "111" Từ hình lập thể hình 5.3 ta thấy khoảng cách giữa hai từ mã đúng nói trên là bằng 3 vì để chuyển từ một từ mã này sang từ

mã khác phải chuyển dịch theo ba cạnh

Tại đây ta lại giả thiết rằng bản tin bao gồm ba bit và sử dụng tất cả các tổ hợp bit của ba bit này để truyền bản tin Từ hình vẽ 5.3 ta thấy tất cảc các đỉnh của hình lập thể

đều được sử dụng để biểu thị các bản tin Mọi lỗi xẩy ra ở một trong ba bit đều dẫn đến

chuyển vào một đỉnh bên cạnh và sẽ dẫn đến lỗi Trong trường hợp này nếu khoảng cách của từ mã phát và từ mã thu là một thì chắc chắn sẽ mắc một lỗi vì từ thu được là một trong

số các bản tin có thể có Ta cải thiện tình trạng trên bằng cách tăng khoảng cách Chẳng hạn các từ mã: 0000, 0011, 0101, 1001, 1010, 1100, 1111, đều có khoảng cách tối thiểu là

2 Đối với bốn từ mã này ta cần một hình không gian có 16 đỉnh để biểu diễn Hay tổng quát ta cần một không gian n chiều

Giả sử xẩy ra một lỗi ở một vị trí của từ mã bốn bit nói trên: ta thu được 1000 chẳng hạn Máy thu có thể nhận định rằng từ mã này có thể là một trong hai từ mã gần từ thu nhất : 0000 hay 1010

Trường hợp này chỉ có thể phát hiện được lỗi chứ không sửa được lỗi Bây giờ ta xét các từ mã gồm: 01111, 01000 và 10011 Khoảng cách cực tiểu giữa chúng bây giờ là 3 Nếu thu được một từ mã 01001 thì một máy thu thông minh có thể nhận định từ mã được phát phải là 01000 vì đây là từ mã gần với từ thu được nhất (có khoảng cách nhỏ nhất =1) Bây giờ giả thiết từ thu được là 01011, máy thu chỉ có thể nhận định rằng từ phát có thể là một trong hai từ: 01000 và 10011, vì khoảng cách cuả từ thu với hai từ này đều bằng 2 Vậy trong trường hợp này máy thu chỉ có thể phát hiện được lỗi chứ không sửa được lỗi Khi này ta nói rằng mã trên cho phép phát hiện lỗi kép và sửa lỗi đơn

Nếu một tin có độ dài k bit ⇒ có 2k bản tin có thể có Mong muốn thay thế từng bản tin nói trên bằng một từ mã tương ứng Theo đó cần sử dụng các bit dư vì thế độ dài từ mã

sẽ dài hơn độ dài bản tin

Để phân tích khả năng phát hiện và sửa lỗi của mã trước hết định nghĩa khoảng cách

Hamming giữa hai từ mã

Khoảng cách Hamming: Khoảng cách Hamming giữa hai từ mã bất kỳ có cùng độ

dài được định nghĩa là số vị trí khác nhau giữa chúng

Khả năng phát hiện và sửa lỗi

Nếu ký hiệu: dm là khoảng cách Hamming cực tiểu giữa các từ mã có thể có trong tập mã; tDetec là số lỗi phát hiện được; tCorr là số lỗi có thể sửa được thì chúng phải thoả mãn các biểu thức (5.1) và (5.2) dưới đây

Khả năng phát hiện tDetec lỗi

Mã kênh được phân thành hai loại mã khối tuyến tính và mã xoắn

5.2.3 Đô lợi mã hóa

Độ lợi mã hóa được định nghĩa là việc sử dụng mã hóa kênh sửa lỗi cho phép giảm tỷ

số Eb/N0 đi bao nhiêu lần mã vẫn giữ nguyên xác suất lỗi bit Độ lợi mã hóa G được biểu diễn ở dB như sau:

(dB) /N0

E b

B P

A F

B

D C

E

U n c o d e d

C o d e d

(dB) /N0

E b

B P

A F

B

D C

Khái niệm cơ bản

Khối bản tin: Luồng thông tin được chia thành các khối có độ dài bằng nhau (độ

dài k bit) được gọi là các khối bản tin

Từ mã: Các bit nhận được ở đầu ra của bộ lập mã tương ứng với mỗi khối bản tin

đầu vào được gọi là từ mã Mỗi từ mã có độ dài n bit

Các bit kiểm tra: là các bit dư được bổ xung vào các khối bản tin theo một thuật

toán nhất định tuỳ vào loại mã được dùng Các bít kiểm trs có độ dài (n-k) bit

Mã khối được gọi là tuyến tính nếu thoả mãn sự kết hợp tuyến tính bất kỳ hai từ mã

nào đó cũng là một từ mã thuộc mã đó Trong trường hợp nhị phân tổng của hai từ mã bất

kỳ cũng là một từ mã

Các tham số đặc trưng cho mã khối tuyến tính

Độ dài khối bản tin k

Sơ đồ khối tổng quát của bộ mã hoá khối tuyến tính (n,k) được cho ở hình 5.5

Hình 5.5 Sơ đồ bộ lập mã khối tuyến tính (n,k)

Hoạt động của bộ lập mã được biểu diễn toán học ở dạng ma trận tạo mã G hay đa

Trong mã khối tuyến tính, các từ mã tạo thành không gian con k chiều trong không gian n chiều (n,k)

Các mã khối tuyến tính được mô tả dưới dạng ma trận tạo mã G có kích thước k×n,

mỗi từ mã đầu ra C được viết ở dạng

n bit dÇu ra bé m· ho¸

khối bản tin có thể có, tương ứng ở đầu ra bộ lập mã

có 2 k từ mã được sử dụng trong số 2 n từ mã có thể có (ứng với mỗi khối bản tin k bit đầu vào nhận được một từ mã n bit đầu ra)

Biểu diễn k bit bản tin vào dạng vector 1×××× k

Các vector nói trên là các vector hàng, các bit có chỉ số cao hơn là các bit có trọng số

cao và được truyền trước, (n-k) bit kiểm tra chẵn lẻ được xác định bằng tổng tuyến tính của

k bit bản tin theo tương quan tổng quát sau

=

1 - k 0 j

j ij

tin n b¶

bit cña k tÝnh tuyÕn tæng

lµ lÎ ch½n tra bit kiÓm

i thø tra bit kiÓm

mp

) k n (

1 k 1 k , j

ij 1

1 i 0 0 i

lµ j cét, sè chØ

lµ i dã trong , p trËn

ma tö phÇn

) k n ( k 1 k , 1 k n 1

k , 1 1 k , 0

1 , 1 k n 1

, 1 1

, 0

0 , 1 k n 0

, 1 0

, 0

p

p p

p p

p

p p

j ij j

ij

m p

hµng sè chØ

lµ j cét, sè chØ

lµ i dã trong

p trËn

ma tö phÇn C¸c

i b

);

k n ( k

1 k , 1 k n 1

k , 1 1 k , 0

1 , 1 k n 1

, 1 1

, 0

0 , 1 k n 0

, 1 0

, 0

k 1 1 k 1

0

k n k k 1 k

n

1

p

p p

p p

p

p p

m , , m , m

P m b

Từ các phương trình (5.4) – ( 5.8) biểu diễn c là một vector hàng được phân đoạn theo m và b như sau:

k

1 0 0 0

0 1

.

0 1 0

0 0 1

k n ( k

:G

m trËn

ma cña cét sè

n k k

m × ×

I P P I

I

P P : I HG

T T

k T T k n

k

T T k n T

(5.17)

Vậy: H GT = 0 ⇒ G HT = 0

Sau khi nhân cả hai vế của phương trình (5.15) với HT ta nhận được

0 H mG H

.

Ma trận H được gọi là ma trận kiểm tra chẵn lẻ

Như vậy, ma trận tạo mã G được dùng để tạo mã ở phía phát, ma trận kiểm tra chẵn

lẻ H được dùng để giải mã ở phía thu

Syndrome và phát hiện lỗi

Khái niệm

Syndrome cho phép xác định từ mã thu có bị mắc lỗi hay không và thậm chí cả mẫu lỗi khi thỏa mãn điều kiện (5.2) Ta xét quá trình giải mã

Xét mã (n, k) với ma trận sinh G tương ứng ta có ma trận kiểm tra H Khi truyền một

từ mã qua kênh có tạp âm, từ mã thu y là tổng của vector phát c và vector mẫu lỗi e nghĩa

là

Vector phát đi: c = (c0, c1, c2 cn-1) Vector mẫu lỗi: e = (e0, e1, e2 en-1)

Nếu e i = 1 thì vector thu bị lỗi ở vị trí i, ngược lại nếu e i = 0, vector thu không bị lỗi ở

vị trí thứ i đó ( i=1,2 ,n)

Máy thu có nhiệm vụ giải mã vector c từ vector thu y (khôi phục c từ y) Để giải mã,

ta thực hiện tính toán Syndrome Đặc điểm của Syndrome là chỉ phụ thuộc vào mẫu lỗi e

mà không phụ thuộc vào từ mã c được phát và được xác định bởi:

T 0

T T

T

H e H C H e H y

Các thuộc tính của Syndrome

Thuộc tính 1: Syndrome chỉ phụ thuộc vào mẫu lỗi chứ không phụ thuộc vào từ mã

được phát

Thuộc tính 2: Tất cả các mẫu lỗi khác nhau nhiều nhất một từ mã đều có cùng

Syndrome

Với k bit bản tin ta có k

2 vector từ mã khác nhau được biểu thị bởi k

i

c , i = 0,1, , 2 − 1

Tương ứng với một mẫu lỗi e bất kỳ có thể định nghĩa k

2 vector e i khác nhau như sau:

tổ hợp từ mã có thể có của một mã khối tuyến tính (n,k) là 2n trong đó chỉ có một bộ 2k

từ mã được dùng Vậy tổng số bộ 2 ktừ mã có thể có là 2n− k(nghĩa là có 2n-k bộ 2 ktừ mã)

và tương ứng sẽ có 2n− k Coset có thể có (trong đó chỉ có một Coset là tương ứng với bộ từ

mã được dùng)

Thuộc tính 3: Syndrome S là tổng các cột của ma trận H tương ứng với nơi xẩy ra

lỗi

Thuộc tính 4: Bằng cách giải mã Syndronme, một mã khối tuyến tính (n,k) có thể

sửa được t lỗi ở một từ mã, nếu n và k thoả mãn giới hạn Hamming sau đây

k n

Mã nhị phân thoả mãn giới hạn Hamming theo dấu bằng được gọi là mã hoàn hảo

Ta thấy rằng, một mình Syndrome không thể xác định được mẫu lỗi e Thực tế nói

chỉ nhận ra được Coset chứa mẫu lỗi Mẫu lỗi có khẳ năng xẩy ra nhất trong Coset được

đặc trưng bởi Syndrome S là mẫu lỗi có xác suất lớn nhất (trong trường hợp coi rằng tạp

âm của kênh là cộng)

⇒ Vậy, ta có thể tiến hành thuật toán giải mã như sau:

√ Tính Syndrome T

H y

S = đối với vector thu y

√ Trong tập Coset được đặc trưng bởi Syndrome trên, chọn mẫu lỗi có xác suất lớn nhất gọi là e 0

√ Tính vector mã cho đầu ra c ' = y + e0

Trọng lượng Hamming cực tiểu

Trọng lượng Hamming cực tiểu của một từ mã là tổng số các vị trí bit khác không

trong từ mã, chính là khoảng cách Hamming giữa một từ mã khác không với từ mã toàn không Ta lưu ý rằng, tham số quan trọng của mã khối tuyến tính (xác định khả năng phát

hiện và sửa lỗi của nó) là khoảng cách Hamming cực tiểu của mã, được định nghĩa là

khoảng cách Hamming cực tiểu giữa hai từ mã riêng biệt bất kỳ Khoảng cách cực tiểu của

mã được ký hiệu dmin, d min min di j H( )c , c i j

≠

=Đối với mã tuyến tính, khoảng cách cực tiểu bằng với trọng lượng cực tiểu của mã

Do tính chất của mã khối tuyến tính là tổng (hoặc hiệu, ở số học Modul2 thì phép

cộng & trừ là như nhau) hai từ mã bất kỳ luôn là một từ mã thứ ba của mã ⇒ nên trọng

lượng Hamming cực tiểu của các từ mã khác không của mã khối tuyến tính chính bằng khoảng cách Hamming cực tiểu

Ví dụ minh họa được cho VD PL5.1 trong phụ lục 5A

5.3.2 Đa thức tạo mã

Mã vòng (Cyclic Codes) là một tập con của mã khối tuyến tính, được dùng rộng rãi

để phát hiện lỗi và sửa lỗi trong các hệ thống truyền thông Lí do chính mà được dùng rộng

rãi là dễ thực hiện bằng các mạch ghi dịch hồi tiếp tuyến tính (LFSR: Linear Feedback Shift Register)

Định nghĩa: Một mã được gọi là mã vòng nếu thỏa mãn 2 thuộc tính cơ bản: (1)

Thuộc tính tuyến tính, tổng của hai từ mã cũng là một từ mã; (2) Thuộc tính vòng, mọi dịch vòng của một từ mã cũng sẽ là một từ mã

1 n

x mod ) x ( c

trong đó mod có nghĩa là chia chỉ lấy phần dư

Tương tự nếu nhân biểu thức (5.25) với x2 có nghĩa dịch vòng sang phải hai bit và quá trình này được biểu diễn như sau:

( )

dÞch kh«ng x cña bËc cßn chuyÓn dÞch c cã

1 n 3 n 1

n 2 n n

2

x c

x c c 1 x mod ) x ( c

+

=

k n

0 i

i i

k n k n 2

2 1 0 x g

x g

x g x g g ) x ( g

+

=

1 k

0 i

i i

1 k 1 k 2

2 1 0 x m

x m

x m x m m ) x ( m

Các thuộc tính của đa thức tạo mã của mã vòng

Thuộc tính 1: Đa thức tạo mã của một mã vòng (n,k) là đơn nhất ở ý nghĩa rằng, nó

là đa thức từ mã bậc (n-k) cực tiểu duy nhất

Thuộc tính 2: Mọi bội số của đa thức tạo mã g(x) là một đa thức từ mã mới, được

xác định là:c ( x ) = a ( x ) g ( x ) mod(xn − 1), trong đó a(x) là một đa thức của x

Hay: Một đa thức bậc n-1 hay thấp hơn là một đa thức từ mã khi và

chỉ khi nó là bội số của g(x)

⇒

⇒ Ta sử dụng thuộc tính 2 để xác định đa thức tạo mã c(x):

Nếu cho một đa thức tạo mã g(x) để mã hóa một khối bản tin (m 0 , m 1 , m 2 , , m k−1)

vào một mã vòng hệ thống ở dạng

tin n b¶

bit

k lÎ ch¾n tra bÝt kiÎm k - n

1 n 2 1 0

m , , m , m , b , , b , b

c , , c , c , c c

và cho đa thức bản tin

+

=

1 k

0 i

i i

1 k 1 k 2

2 1 0 x m

x m

x m x m m ) x ( m

k n 1 k n 0 k

n

x m

x m x

m ) x ( m

Nếu chia đa thức x n− k m ( x ) cho đa thức tạo mã g(x), thì nhận được thương a(x) và

phần dư b(x) như sau:

) x ( g

) x ( b ) x ( a ) x ( g

) x ( m

Đa thức này là bội số của g(x) Vì thế theo thuộc tính 2 nó biểu thị một đa thức từ mã

của mã tuần hoàn (n,k) được tạo bởi g(x)

Vậy từ mã đầu ra bộ lập mã được biểu diễn dưới dạng đa thức sau

Tóm tắt: Từ kết quả phân tích trên, các bước mã hoá cho một mã vòng (n,k) như sau:

• Nhân đa thức bản tin m(x) với x n−k nhận được x n− k m ( x )

• Chia xn−k m ( x )cho g(x) để được phần dư b(x)

• Cộng b(x) với xn−k m ( x ) để nhận được đa thức từ mã c(x)

Thuộc tính 3: Đa thức tạo mã g(x) và đa thức kiểm tra chẵn lẽ h(x) là các thừa số

của đa thức 1 + x n như sau:

x 1 ) x ( g ).

x (

Trong đó h(x) là một đa thức kiểm tra chẵn lẻ được định nghĩa bởi:

h ( x ) g ( x ) mod(xn − 1)= 0 (5.39) hay từ thuộc tính 2 nhận được

h ( x ) c ( x ) mod(xn − 1)= 0 (5.40)

Thuộc tính này cho ta cơ sở để chọn đa thức tạo mã hay đa thức kiểm tra chẵn lẻ Ta

có thể phát biểu rằng: (1) nếu đa thức g(x) là một đa thức bậc n-k đồng thời là một thừa số

của n

x

1 + thì nó là đa thức tạo mã của một mã vòng (n,k); (2) nếu h(x) là một đa thức bậc

k và đồng thời là thừa số của n

Ví dụ minh họa được cho ở VD PL5.2 trong phụ lục 5A

Sơ đồ bộ mã hoá vòng

Trong phần trước đã xét các thủ tục mã hoá vòng (n,k) gồm ba bước sau:

Nhân đa thức bản tin m(x) với n k

x − nhận được xn−k m ( x )

Chia x n− k m ( x )cho g(x) để được phần dư b(x)

Cộng b(x) với xn−k m ( x ) để nhận được đa thức từ mã c(x)

Bộ mã hoá thực hiện ba bước này được cho ở hình 5.6 gồm một thanh ghi dịch (n-k)

tầng có mạch hồi tiếp tuyến tính

F

F F F F F F F F F F F F F F F F F F F

CM CM1 1

CM CM2 2

C¸c bit kiÓm tra ch½n lÎ

) x ( m

x − k

g n-k-1

1 2

2 1

Hình 5.6 Bộ lập mã vòng (n,k) với đa thức tạo mã

k n 1 k n 1 k n 2

2

g 1 ) x (

Cấu tạo gồm:

Cỏc Flip-Flop (hay cỏc Triger D, cỏc phần tử trễ), cỏc Flip-Flop này nhận một trong hai trạng thỏi 0 hay 1 Một đồng hồ ngoài (khụng vẽ trong hỡnh) điều khiển hoạt động tất

cả cỏc Flip-Flop Một tập cỏc mạch cộng Modul2 thực hiện cộng Modul2 giữa đầu ra của Flip-Flop với mạch hồi tiếp Cỏc bộ nhõn để nhõn chỳng với nhau

"

0,

tiếp" trực nối

"

1,

Trong khoảng thời gian (n-k) chu kỳ xung đồng hồ tiếp theo: Nội dung của thanh

ghi dịch hồi tiếp tuyến tớnh LFSR chứa (n-k) bit kiểm tra chẵn lẻ được dịch vào kờnh truyền ⇒ Vỡ vậy, cỏc khoỏ chuyển mạch CM1 và CM2 chuyển lờn vị trớ trờn (vị trớ

trong k chu kỳ xung đồ

đ−ợc xác định bởi nội dung của LFSR d−ợc dịch vào kênh ở n-k chu kỳ xung

Từ mã n bit đầu ra bộ mã hoá

Vớ dụ minh họa được cho ở VD PL5.3 trong phụ lục 5A

Syndrome

Giả sử từ mó c = (c0,c1,c2, ,cn-1) được truyền qua kờnh cú tạp õm, nhận được từ mó y

= (y0,y1,y2, ,yn-1) Để giải mó từ mó này trước hết ta tớnh Syndrome cho từ mó thu Nếu Syndrome bằng khụng thỡ từ mó thu khụng bị lỗi, ngược lại nếu Syndrome khỏc khụng thỡ

từ mó này bị mắc lỗi Đối với mó vũng dạng hệ thống, thỡ việc tớnh toỏn Syndrome sẽ dễ dàng

Giả sử từ mó thu y, được trỡnh bày ở dạng đa thức sau

1 n 1 n 1

phần dư s(x) là một đa thức bậc (n-k-1) hay thấp hơn được gọi là đa thức Syndrome Nếu

đa thức s(x) khỏc khụng thỡ từ mó thu bị lỗi

Sơ đồ bộ tính toán Syndrome giống như sơ đồ bộ lập mã chỉ khác ở chỗ các bit của

từ mã thu được đưa vào (n-k) tầng của thanh ghi dịch có hồi tiếp (xem hình 5.7) Sau khi

các bit của từ mã thu được dịch hết vào thanh nghi dịch, thì nội dung của thanh nghi dịch này xác định Syndrome S Một khi biết được S sẽ xác định được mỗi lỗi và đưa ra được quyết định sửa như đã xét ở phần trước

Hình 5.7 Bộ tính Syndrome của mã vòng (n,k) dựa trên đa thức tạo mã

k n 1 k n 1 k n 2

2

g 1 ) x (

k là độ dài của khối bit bản tin đầu vào bộ lập mã

n là độ dài (tổng số ký hiệu) đầu ra của bộ lập mã

r = k/n là tỉ lệ mã, đánh giá lượng dư bổ sung

Các tham số đặc trưng của mã xoắn là: n, k, K, và một đa thức tạo mã

k là số bit dịch vào bộ lập mã tại cùng một thời điểm

n là số bit ở đầu ra bộ lập mã khi cho k bit đồng thời vào bộ lập mã

K là độ dài hạn chế, là số lần dịch cực đại của một nhóm k bit bản tin vào mà nhóm k bit này vẫn còn gây ảnh hưởng tới đầu ra bộ lập mã

r = k/n là tỉ lệ mã (k<n), nhưng n không xác định độ dài từ mã như trường hợp

bộ lập mã khối

Đặc tính quan trọng của mã xoắn khác biệt so với mã khối là bộ lập mã của

chúng có nhớ, nên quá trình tạo ra n phần tử đầu ra của các bộ lập mã này không chỉ phụ thuộc vào k bit đầu vào mà còn phụ thuộc vào (K-1) tổ hợp k bit đầu vào trước đó

5.4.2 Lập mã xoắn

Sơ đồ khối tổng quát

Sơ đồ tổng quát của một bộ lập mã xoắn được cho ở hình 5.8 gồm: (1) M bộ nhớ (tầng nhớ) mỗi tầng có k phần tử nhớ (k bit ở mỗi tầng); (2) n bộ tạo hàm đại số tuyến tính

ở dạng cộng Modul-2 tương ứng với số các bit đầu ra bộ lập mã cho mỗi lần dịch k bit tin

M 1, nếu đầu vào bộ nhớ thứ nhất đ−ợc nối đến bộ cộng cơ số hai

nếu đầu vào bộ nhớ thứ nhất không đ−ợc nối đến bộ cộng cơ số hai trong đú độ dài

hạn chế K được định nghĩa là số lần dịch cực đại của một nhúm k bit đầu vào đồng thời mà nhúm k bit này vẫn cũn ảnh hưởng tới đầu ra bộ lập mó

M bộ nhớ (thanh ghi dịch) với k phần tử ở mỗi bộ nhớ

n bộ cộng Modul-2

Chuỗi từ mã ra

mó xoắn khỏc biệt so với mó khối là bộ lập mó của chỳng cú nhớ ⇒ vỡ thế quỏ trỡnh tạo ra

n bit đầu ra khụng chỉ phụ thuộc vào k bit tin đầu vào đồng thời mà cũn phụ thuộc vào

(K-1) tập hợp k bit đầu vào trước đú Hay núi cỏch khỏc n bit đầu ra (được lấy mẫu từ cỏc đầu

ra của n bộ cộng Modul-2) khụng chỉ phụ thuộc vào k bit vào đồng thời mà cũn phụ thuộc

vào trạng thỏi trước đú của bộ lập mó (là một trạng thỏi thuộc một trong số 2 ( K−1 ) ktrạng thỏi

cú thể cú của bộ lập mó)

Nếu k=1 (mỗi lần dịch vào một bit)⇒ bộ lập mó xoắn cú M tầng nhớ trở thành thanh ghi dịch M tầng Mỗi khi dịch một bit tin vào bộ lập mó thỡ tất cả cỏc bit trước đú được dịch sang bờn phải một tầng, tuỳ theo cấu trỳc cụ thể của bộ lập mó (được xỏc định bởi đa thức tạo mó) mà nhận được n bit tương ứng

Vỡ vậy, ta cú thể dựng cỏc phương phỏp kể trờn (ma trận tạo mó, đa thức tạo mó, chuỗi tạo mó, biểu đồ hỡnh cõy hoặc hỡnh lưới và biểu đồ trạng thỏi) để trỡnh bày hoạt động của bộ lập mó, trong đú ta dựng cỏc ký hiệu chỉ số sau:

L , , 2 , 1

=

ℓ : là số thứ tự của chuỗi bit vào cú độ dài L

k , , 2 , 1

q = : là số thứ tự đầu vào

n , , 2 , 1

j = : là số thứ tự đầu ra

M , , 2 , 1 , 0

p = : là số thứ tự phần tử nhớ (p = 0 tương ứng với đầu vào của bộ nhớ thứ nhất)

nh¸nh dÕn nèi d−îc m· kh«ng lËp

bé vµo Çu khi

Modul2 céng

nh¸nh dÕn nèi d−îc m·

lËp bé vµo Çu khi ,

d ,

M , , 2 , 1

d M , , 2 , 1 , 0 p

Các bit độn

Độ n loại 1: Mục đích là làm cho độ dài chuỗi bit vào là số nguyên lần của k Vì

vậy, nếu độ dài chuỗi bit vào không phải là bội số của k thì ta phải độn các bit "0" để độ

dài là bội số của k khi này độ dài bản tin trên mỗi đầu vào q đều bằng L ⇒ chuỗi bit bản

tin đầu vào là Lm = L×k

Độ n loại 2: Mục đích là đưa bộ lập mã về trạng thái khởi đầu toàn không (các đoạn

bản tin dài L m bit không ảnh hưởng lên nhau), muốn vậy ta phải độn (K-1)k bit "0" vào

cuối chuỗi bản tin trước (đầu bản tin tiếp theo) khi bản tin tiếp theo được nạp vào các tầng nhớ của bộ lập mã

Ta lưu ý rằng: Số lượng các bit "0" được độn phụ thuộc vào các tham số đặc trựng

của sơ đồ lập mã và việc độn được thực hiện trước khi đưa chuỗi bit tin vào bộ lập mã Hình hình 5.9a,b,c minh họa một số sơ đồ bộ lập mã xoắn điểm hình

Xét hoạt động bộ lập mã xoắn bằng cách sử dụng ma trận tạo mã khi cho sơ đồ lập

mã Để trình bày hoạt động bộ lập mã xoắn (nghĩa là tìm chuỗi bit đầu ra bộ lập mã khi cho

chuỗi bit đầu và sơ đồ bộ lập mã) ở dạng ma trận giống như đối với mã khối tuyến tính,

trước hết ta xác định ma trận tạo mã G và ma trận kiểm tra H như sau:

Bước 1: Ma trận tạo mã từ sơ đồ bộ lập mã

Biểu diễn phương trình vào/ra của sơ đồ lập mã

Biểu diễn phương trình vào ra theo toán tử trễ x

Xác định kích thước và giá trị cụ thể cho các phần tử của ma trận tạo mã G

Kích thước và các phương trình vào/ra theo các phần tử của G

Từ các phương trình tổng quát

0 H c

vµ y.H s m.G;

i T

) k ( i ) q ( i ) 1 (

i , , m , , m m

m = × là k bit vào; ci =(ci,1, , ci,j, , ci,n)1×nlà n bit đầu ra của

bộ lập mã tại thời điểm i Kích thước và các phần tử của ma trận tạo mã G tương ứng với các tham số đặc trưng của sơ đồ lập mã được xác định như sau

k ( j , p )

k ( 2 , p ) k ( 1 , p

) q ( n , p )

q ( j , p )

q ( 2 , p ) q ( 1 , p

) 2 ( n , p )

2 ( j , p )

2 ( 2 , p ) 2 ( 1 , p

) 1 ( n , p )

1 ( j , p )

1 ( 2 , p ) 1 ( 1 , p

p

g , , g

, , g

, g

: : : : : :

g , , g

, , g

, g

: : : : : :

g , , g

, , g

, g

g , , g

, , g

, g

trong đó k, n, q, p là các giá trị cụ thể tương ứng với sơ đồ đã cho, khi này ta tìm được các phương trình vào/ra bộ lập mã theo các phần tử của m và các phần tử của ma trận tạo mã G nghĩa là

( i , 1 i , j i , n) n

n k ) k ( n , p )

k ( j , p )

k ( 2 , p ) k ( 1 , p

) q ( n , p )

q ( j , p )

q ( 2 , p ) q ( 1 , p

) 2 ( n , p )

2 ( j , p )

2 ( 2 , p ) 2 ( 1 , p

) 1 ( n , p )

1 ( j , p )

1 ( 2 , p ) 1 ( 1 , p

k ) k ( i ) q ( i ) 1 ( i i

c , , c , , c

g , , g

, , g

, g

: : : : : :

g , , g

, , g

, g

: : : : : :

g , , g

, , g

, g

g , , g

, , g

, g

m , , m , , m c

q ( n , p ) q ( i )

2 ( n , p ) 2 ( i ) 1 ( n , p ) 1 ( i n , i

) k ( j , p ) k ( i )

q ( j , p ) q ( i )

2 ( j , p ) 2 ( i ) 1 ( j , p ) 1 ( i j , i

) k ( 2 , p ) k ( i )

q ( 2 , p ) q ( i )

2 ( 2 , p ) 2 ( i ) 1 ( 2 , p ) 1 ( i 2 , i

) k ( 1 , p ) k ( i )

q ( 1 , p ) q ( i )

2 ( 1 , p ) 2 ( i ) 1 ( 1 , p ) 1 ( i 1 , i

g m

g m

g m g m c :

g m

g m

g m g m c :

g m

g m

g m g m c

g m

g m

g m g m c

+ + +

+ +

=

+ + +

+ +

=

+ + +

+ +

=

+ + +

+ +

=

(5.46)

Giá trị cụ thể cho các phần tử của ma trận tạo mã G

Bằng cách so sánh các phương trình vào ra của sơ đồ theo các phần tử ( q )

j , p

g của ma trận tạo mã G với các phương trình vào/ra theo toán tử trễ x, ta sẽ tìm được giá trị cụ thể cho các phần tử của ma trận tạo mã đặc trưng cho sơ đồ lập mã đã cho

Bước 2: Ma trận kiểm tra chẵn lẻ H

Vì quan hệ giữa ma trận kiểm tra chẵn lẻ H và ma trận tạo mã G thông qua ma trận P nghĩa là

trong đó Ik là ma trận đơn vị kích cỡ kxk Ta lưu ý rằng, ở đây ma trận Ik đứng trước P vì

các mi có chỉ số i thấp là các bit vào trước, nên ta tìm được P bằng cách biến đổi G về dạng

hệ thống, sau đó tìm H

Bước 3: Dạng hồi tiếp của sơ đồ lập mã

Bằng cách dùng phương trình ciHT = 0, ta sẽ tìm được phương trình thiết kế sơ đồ hồi tiếp của bộ lập mã

Ví dụ minh họa được cho ở VD PL5.5 trong phụ lục 5B

5.4.4 Chuỗi tạo mã và đa thức tạo mã

Xét hoạt động của bộ lập mã xoắn dựa vào chuỗi tạo mã (đa thức tạo mã) Cách thực hiện của ta là: trước hết ta tìm các bit đầu ra của bộ lập mã cho trường hợp đơn giản (k=1) nghĩa là mỗi lần chỉ đưa 1 bit tin vào bộ lập mã, sau đó tổng quát hoá cho trường hợp đưa k bit đồng thời vào bộ lập mã Vì vậy, trước hết xác định chuỗi tạo mã (đa thức tạo mã), sau

đó tìm chuỗi bit đầu ra (đa thức đầu ra) bộ lập mã dựa vào chuỗi tạo mã (đa thức tạo mã)

trong đó hệ số g(pq,)j = 0 / 1 giống như đối với chuỗi tạo mã

Sử dụng chuỗi tạo mã để trình bày hoạt động bộ lập mã

Trường hợp mỗi lần đưa 1 bit tin vào bộ lập mã (k=1, r = 1/n):

Hoạt động của bộ lập mã xoắn với k=1, r = 1/n trên cơ sở chuỗi tạo mã được cho bởi phương trình (5.51) Giả sử luồng bit tin đầu vào được chia thành các đoạn có độ dài L,

được phân cách nhau bởi các đoạn đuôi (K-1) bit "0" để các đoạn này không ảnh hưởng lên

nhau, có thể biểu diễn chuỗi bit ở dạng sau:













= m 0 , ,⇐H−íngm , ,truyÒnm L−1

trong đó mℓ là các bit của khối bản tin L bit, ℓ = 0 là bit đầu tiên vào bộ lập mã

Vì trong trường hợp này q=1 nên có thể viết lại phương trình (5.49) như sau:

( 0 , j 1 , j p , j M , j)

j 1 q ) q (

Ký hiệu chuỗi bit ra của các nhánh cộng modul-2 thứ j là cj như sau:

























j thø cña nh¸nh bit ra thø i

j i, c L M1,j j , 1 j , 0 j c , c , , , , c c (5.53) trong đó: j =1, 2, ….n; ci,j là bit ra i của nhánh j; i = 0,1, ,L+M-1 với i=0 tương ứng với đầu vào của bộ lập mã được nối đến nhánh cộng modul-2 và M là số bộ nhớ của bộ lập mã Vậy ta luôn nhận được số bit ở đầu ra nhánh cộng bằng (L+K-1) bit Các phần tử ci,j của chuỗi cj này được xác định theo tổng chập sau n , ,

2 , 1 j 1 M L , ,

2 , 1 , 0 i , m g c M 0 p p i j , p j , i = − + = =∑ = −

(5.54)

trong đó mi−p=0 đối với p > i và (p = 0, i = 0) tương ứng với đầu vào của bộ lập mã được nối đến nhánh cộng modul-2 Chuỗi đầu ra của bộ lập mã là ghép xen của các chuỗi cj

Trường hợp tổng quát, mỗi lần đưa k bit tin đồng thời vào bộ lập mã ( r = k/n): Nếu ký hiệu k bit đồng thời đưa vào bộ nhớ p ở thời điểm i ở dạng vector sau:

p i ) q ( p i ) 2 ( p i ) 1 ( p i p

trong đó ( q )

p i

m− là bit thứ q vào bộ nhớ p tại thời điểm xét i

Thì các đầu ra tương ứng ở thời điểm i được xác định như sau:

∑

0 p

p p i

trong đó G p là vector hay ma trận kết nối, nó biểu thị sự kết nối giữa các đầu ra của bộ nhớ thứ p (p = 0 tương ứng với đầu vào bộ nhớ thứ nhất) với các bộ cộng modul-2 ở đầu ra của

bộ lập mã và nó được xác định như sau:

k ( j , p )

k ( 2 , p ) k ( 1 , p

) q ( n , p )

q ( j , p )

q ( 2 , p ) q ( 1 , p

) 2 ( n , p )

2 ( j , p )

2 ( 2 , p ) 2 ( 1 , p

) 1 ( n , p )

1 ( j , p )

1 ( 2 , p ) 1 ( 1 , p

p

g , , g

, , g

, g

: : : : : :

g , , g

, , g

, g

: : : : : :

g , , g

, , g

, g

g , , g

, , g

, g

trong đó các phần tử ( q )

j , p

g của ma trận tương ứng với đáp ứng đầu ra nhánh cộng j của bộ nhớ p lên bit thứ q trong số k bit vào đồng thời

Sử dụng đa thức tạo mã để trình bày hoạt động bộ lập mã

Để sử dụng phương trình (5.52) vào việc trình bày hoạt động bộ lập mã xoắn, ta cần

phải viết các đa thức bản tin, đa thức tạo mã, đa thức chuỗi bit ra của bộ lập mã cho hai trường hợp dưới đây

Trường hợp mỗi lần đưa 1 bit tin vào bộ lập mã (k=1, r = 1/n):

Đa thức bản tin: Giả sử chuỗi bit tin đầu vào được chia thành các đoạn dài L bit với đuôi là K-1 bit "0" như đã xét ở trên, từ ptr.(5.51) có thể viết chuỗi bản tin này vào dạng đa thức bản tin như sau:

j = = : Đáp ứng của nhánh cộng j (đa thức tạo mã ở

nhánh thứ j ⇔ g ( x ) gj( x )

1 q ) q (

j = = ) lên chuỗi bit vào khi này được biểu diễn ở dạng

đa thức tạo mã sau:

− +

=

+ + +

+ +

=

=

1 M L

0 i

i j , i

1 M L j , 1 M L i

j , i j

, 1 j , 0

j j

x c

x c

x c

x c c

) x ( g ).

x ( m ) x ( c

trong đó hệ số ci,j= 0 / 1 tương ứng với bit i ở đầu ra j

Trường hợp tổng quát mỗi lần đưa đồng thời k bit tin vào bộ lập mã ( r = k/n):

Đa thức bản tin: Nếu mỗi lần đồng thời đưa k bit vào bộ lập mã, thì chuỗi bản tin

cho đầu vào thứ q (q=1,2, ,k) có độ dài L được biểu diễn ở dạng đa thức sau:

+ +

=

1 L

0

) q (

1 L ) q ( 1 L )

q ( )

q ( 1 ) q ( 0 )

q (

x m

x m x m x m m ) x (

ℓ

ℓ ℓ

ℓ ℓ

m

(5.61)

Đa thức tạo mã: được cho ở phương trình (5.50)

Đa thức chuỗi bit mã đầu ra thứ j của bộ lập mã:

∑

=

1 q

) q ( j ) q (

j ( x ) m ( x ).g ( x )

trong đó j = 1,2, , n, g(jq)( x )là đa thức tạo mã cho chuỗi vào đầu q, nhánh ra j

Chuỗi bit đầu ra của bộ lập mã là ghép xen của n các chuỗi nhánh

Ví dụ minh họa được cho ở VD PL5.6 trong phụ lục 5B

5.4.5 Biểu đồ trạng thái

Phần này ta xây dựng biểu đồ trạng thái và khảo sát hoạt động bộ lập mã bằng cách

sử dụng biểu đồ trạng thái

Cấu tạo: Biểu đồ trạng thái gồm các nút trạng thái được nối với nhau bởi các nhánh

cùng với các tổ hợp bit ra khi chuyển từ nút trạng thái này sang nút trạng thái khác Để sử dụng biểu đồ trạng thái vào việc trình bầy hoạt động bộ lập mã mã xoắn, nghĩa là mỗi khi

đưa đồng thời k bit tin vào bộ lập mã, ta xác định được n bit ra tương ứng thông qua biểu

đồ trạng thái mà nó đặc trưng cho sơ đồ lập mã đó Muốn vậy, biểu đồ trạng thái phải: (1)

chứa tất cả các trạng thái có thể có của bộ lập mã; (2) thể hiện được sự chuyển dịch giữa các trạng thái mỗi khi đưa đồng thời k bit tin vào bộ lập mã; (3) quan hệ các bit vào/ra của

bộ lập mã

Từ các tham số đặc trưng của sơ đồ lập mã ta xác định được:

√ Trạng thái của bộ lập mã xoắn: là tổ hợp (K-1) bit vào đồng thời trước đó (số bit

trạng thái là (K-1)k) mà vẫn ảnh hưởng lên sự hình thành các bit ra của bộ lập mã ở thời điểm xét

√ Số nút trạng thái có thể có: Từ các tham số đặc trưng của bộ lập mã như: số bit

dịch vào bộ lập mã tại cùng một thời điểm; độ dài hạn chế thể hiện số lần dịch cực

đại của một nhóm k bit bản tin mà nhóm k bit này vẫn còn ảnh hưởng tới đầu ra bộ

lập mã; số bộ nhớ (mỗi bộ nhớ có k phần tử nhớ) của bộ lập mã M Ta xác định

được số trạng thái có thể có của bộ lập mã là

(M 1)k (K 1)k

trị cụ thể của các bit trong k bit đưa vào đồng thời bộ lập mã & cấu trúc cụ thể cho

bộ lập mã ⇔ đa thức tạo mã); (3) các giá trị cụ thể của các bit trong n bit đầu ra

Theo đó, mỗi nhánh được đánh nhãn bởi các bit vào/ra như sau

k bit vµo nµy cho ra n bit ë ®Çu ra

§ång thêi bé lËp m· chuyÓn sang tr¹ng th¸i míi (chiÒu mòi tªn)

Việc đánh nhãn này cho thấy n bit đầu ra được xác định bởi k bit vào đồng thời và trạng thái trước đó của bộ lập mã và sự chuyển dịch từ trạng thái cũ sang trạng thái mới

Hoạt động: Do tính chất nhớ của bộ lập mã xoắn, nên quá trình tạo ra n bit đầu ra

không chỉ phụ thuộc vào k bit tin đầu vào đồng thời mà còn phụ thuộc vào (K-1) tập hợp k

bit đầu vào trước đó Hay nói cách khác n bit đầu ra (được lấy mẫu từ các đầu ra của n bộ

cộng Modul-2 tương ứng) không chỉ phụ thuộc vào k bit vào đồng thời mà còn phụ thuộc

vào trạng thái trước đó của bộ lập mã (là trạng thái thuộc một trong số ( K 1 ) k

2 − trạng thái có thể có của bộ lập mã) Biết được trạng thái hiện tại cùng với k bit vào đồng thời tiếp theo,

dễ dàng xác định được n bit ra tiếp theo của bộ lập mã Hay nói cách khác n bit ra (ci,1ci,2 ci,j ci,n) tại thời điểm xét được xác định bởi: k bit vào đồng thời tại thời điểm xét

và trạng thái trước đó của bộ lập mã

Biểu đồ trạng thái cho bộ lập mã ở hình 5.9a và 5.9b được vẽ ở hình 5.10 Các nút trạng thái ở sơ đồ hình 5.10a được xác định bởi hai bit đầu vào của Flip-Flop ( 2 )

i ) 1 (

dÇu ra §ång thêi bé lËp m· chuyÓn sang tr¹ng th¸i míi (chiÒu mòi tªn)

Việc đánh nhãn này cho thấy 3 bit đầu ra được xác định bởi 2 bit vào đồng thời và trạng thái trước đó của bộ lập mã và sự chuyển dịch từ trạng thái cũ sang trạng thái mới củac bộ lập mã

Đố i với sơ đồ hình 5.10b: Khi một bit mới được đưa vào, hai bit trạng thái (D0D1) sẽ kết hợp với bit vào để tạo ra hai bit ra (ci,1ci,2) và trạng thái được chuyển dịch Chuyển dịch trạng thái được thể hiện bằng một nhánh nối giữa trạng thái cũ và mới

i ,1 i ,2

c c

i mçi lÇn dÞch 1 bit 2 bit ra bé lËp m· d−îc lÊy mÉu vµo bé lËp m· tõ 2 nh¸nh céng Modul-2 Mçi khi ®−a 1 bit vµo bé lËp m·, bé lËp m· m· ho¸

bit vµo nµy cho ra 2 bit ë ®Ç

m

→

u ra §ång thêi bé lËp m·

chuyÓn sang tr¹ng th¸i míi (chiÒu mòi tªn)

Thông thường, khi k =1 thì nhánh có bit vào là "1" được biểu thị bằng đường không liên tục còn nhánh có bit vào là "0" được biểu thị bằng đường liên tục, vì thế ở mỗi nhánh chỉ có các nhãn biểu thị hai bit ra

S 0 = 00

S 2 = 01

00/011

11 /111

S 2 = 01

S 3 = 11

m

Các thông số đặc trng: M = 3, k = 1, n =3, K = 3 Các bit trạng thái: D 0 và D 1

Trạng thái tiếp theo Trạng thái

Hỡnh 5.10 Biểu đồ trạng thỏi cho sơ đồ lập mó ở sơ đồ hỡnh 5.9a và hỡnh 5.9c

5.4.6 Biểu đồ hỡnh cõy

Phần này ta xõy dựng biểu đồ hỡnh cõy và trỡnh bầy hoạt động bộ lập mó theo thời gian bằng cỏch dựng biểu đồ hỡnh cõy

Cấu tạo: Biểu đồ hỡnh cõy gồm cỏc nỳt trạng thỏi được nối với nhau bởi cỏc nhỏnh

cựng với cỏc tổ hợp bit ra khi chuyển từ nỳt trạng thỏi này sang nỳt trạng thỏi khỏc cú dạng hỡnh cõy Để sử dụng biểu đồ hỡnh cõy vào việc trỡnh bầy hoạt động bộ lập mó (nghĩa là mỗi khi đưa đồng thời k bit tin vào bộ lập mó xoắn cú thể xỏc định được n bit ra tương ứng

thụng qua biểu đồ hỡnh cõy đặc trưng cho sơ đồ lập mó đú) Thỡ, biểu đồ hỡnh cõy phải: (1) chứa tất cả cỏc trạng thỏi cú thể cú của bộ lập mó; (2) thể hiện được sự chuyển dịch giữa cỏc trạng thỏi mỗi khi đồng thời đưa k bit tin vào bộ lập mó theo thời gian; (3) thể hiện

quan hệ cỏc bit vào/ra của bộ lập mó

Đố i với sơ đồ bộ lập mó hỡnh 5.9a: Từ mỗi nut ta được bốn nhỏnh tương ứng với cỏc

cặp bit đầu vào: 00; 01; 10; 11

Đố i với sơ đồ bộ lập mó hỡnh 5.9b: Từ mỗi nut ta được hai nhỏnh: nếu bit đầu vào

bằng "0" ta được nhỏnh trờn, ngược lại nếu bit đầu vào bằng "1" ta được nhỏnh dưới Mỗi nhỏnh cõy cũng được đỏnh nhón bằng cỏc bit đầu ra tương ứng Thớ dụ về dạng biểu đồ hỡnh cõy cho bộ lập mó ở hỡnh 5.9a và 5.9b được cho ở hỡnh 5.10a và b

Khi xem xột kỹ cỏc biểu đồ hỡnh cõy núi trờn cho ta thấy rừ, sau nhỏnh thứ K (K: độ dài hạn chế) cỏc nhỏnh lặp lại quy luật như trước và nửa trờn giống như nửa dưới